最近產(chǎn)品類文章寫(xiě)得偏多，回歸下技術(shù)文章，最近有朋友在問(wèn)：

沒(méi)有qrcTechfile文件，用captable可以不？

沒(méi)有指定process node可以不？

先看第二問(wèn)題，為什么要設(shè)置process node：

例：setDesignMode -process 40

setDesignMode 
[-help] 
[-reset] 
[-addPhysicalCell {hier | flat}]
[-congEffort {low|medium|high|auto}]
[-dual_rail_via_pitch min_via_pitch min_filler_via_pitch cell_boundary_spacing]
[-earlyClockFlow {true|false}]
[-expressRoute {true|false}]
[-flowEffort {express|standard|extreme}]
[-ignore_followpin_vias {true|false}]
[-pessimisticMode {true|false}]
[-powerEffort {none|low|high}] 
[-process integer]
[-slackWeighting {unityWeighting|viewBasedWeighting}]

隨著先進(jìn)工藝已經(jīng)進(jìn)入到3nm階段，EDA工具對(duì)Delay計(jì)算的準(zhǔn)確度變得十分具有挑戰(zhàn)性，Cadence設(shè)置如下表參數(shù)，通過(guò)setDesignMode -process 40可以直接全局配置Cadence相關(guān)參數(shù)為40nm模式，增強(qiáng)避免多次配置，同時(shí)提高了RC提取精度。

再看第1個(gè)問(wèn)題。沒(méi)有qrcTechfile文件，用captable可以不？

32nm及以上工藝，要么用qrcTechfile文件，要么用captable。

若qrcTechfile和captable都沒(méi)有，Innovus會(huì)利用默認(rèn)工藝參數(shù)生成一個(gè)captable，但精度會(huì)差很多。

32nm及以下更先進(jìn)工藝則必須要qrcTechfile。

每個(gè)tech corner都需要一個(gè)對(duì)應(yīng)的captable/qrcTechfile

審核編輯：劉清