NXP MIMXRT1064CVL5B 能否支持使用SPI接口的HyperRAM?使用HyperRam的原因是為L(zhǎng)CD存儲(chǔ)幀或者USB記錄數(shù)據(jù)或者以太網(wǎng)采集通信數(shù)據(jù)都需要緩沖區(qū)。使用NXP MIMXRT1062DVL6B MCU，SDRAM使用并行接口會(huì)占用很多GPIO引腳，把所有二進(jìn)制軟件從非易失性Nand閃存復(fù)制到SDRAM，大多數(shù)SDRAM資源將用于運(yùn)行應(yīng)用代碼，最大速度為166Mhz，如果在SDRAM上添加幀或者數(shù)據(jù)緩沖區(qū)，速度會(huì)很慢。MCU上還可用的接口是使用HyperRam。在MIMXRT1064CVL5B的參考手冊(cè)中，F(xiàn)lexSPI 模塊支持HyperBus 器件(HyperFlash / HyperRAM)。可以使用 I.MX Pins配置工具進(jìn)行管腳和時(shí)鐘配置。

使用S27KL0642DP為3.0V HyperRAM，不適用于1V8 HyperFlash，RT1060-EVK開發(fā)板中的默認(rèn)FLASH_VCC為1V8，如果要使用S27KL0642DP，則應(yīng)將FLASH_VC更改為3V?；蛘邔yperRAM更改為S27KS0642DP。S27KL0642DP的冗余時(shí)鐘數(shù)為7。

需要啟用 combination。

另外的 MPU 配置，設(shè)置存儲(chǔ)器 0x60000000 為 ARM_MPU_AP_FULL，如下圖所示。

可以從調(diào)試器中獲取 FlexSPI寄存器的狀態(tài)。

不管應(yīng)用程序如何使用內(nèi)存，都能夠在HyperRAM中啟用不可緩存區(qū)域。雖然在HyperRAM中配置不可緩存內(nèi)存沒有問題，禁用緩存的外部?jī)?nèi)存性能將大大降低。需要仔細(xì)考慮如何在應(yīng)用程序中使用它。例如，與USB或網(wǎng)口一起使用。在MCU中的多個(gè)主機(jī)之間共享RAM確實(shí)需要一個(gè)不可緩存區(qū)域，因?yàn)榫彺鎯H由內(nèi)核使用。因此，USB端點(diǎn)緩沖區(qū)或由內(nèi)核以外的主機(jī)更新的任何RAM都應(yīng)該是不可緩存的。理想情況下，內(nèi)部OCRAM將用于這些共享RAM，因?yàn)樗韧獠看鎯?chǔ)器的性能高得多。特別是對(duì)于高速USB或任何需要RAM高性能的主機(jī)，使用較慢的外部RAM可能會(huì)導(dǎo)致一些帶寬/延遲問題。通常，這些與其他主機(jī)共享的RAM較小，非常適合放置在內(nèi)部OCRAM中。

此外，由于堆棧一直在使用，并且經(jīng)常是非線性訪問，因此存儲(chǔ)在非緩存的外部?jī)?nèi)存中可能會(huì)對(duì)應(yīng)用程序的性能產(chǎn)生影響。堆棧僅由內(nèi)核主機(jī)使用。理想情況下，堆棧將放置在DTCM中?；蛘?，如果它們不適合DTCM，那么使用緩存的OCRAM或外部?jī)?nèi)存將優(yōu)化性能。

在AN12239里面提到了測(cè)試驗(yàn)證過的 HyperRAM列表。

實(shí)際測(cè)試，當(dāng)Cached禁止的時(shí)候，HyperRAM寫測(cè)試比讀操作性能更高。HyperRAM 讀/寫性能(Dcache禁止)

一些配置可能會(huì)影響HyperRAM性能：

緩存影響——RT1060支持最大32K DCACHE和32K ICACHE，啟用緩存后可以進(jìn)一步提高性能。

預(yù)取緩沖區(qū)影響——RT1060支持1024KB的預(yù)取緩沖區(qū)，其策略如下：

可為指定的主控或多個(gè)主控配置共享同一緩沖區(qū)。自動(dòng)將數(shù)據(jù)預(yù)取到緩沖區(qū)，直到緩沖區(qū)已滿。檢查是否命中預(yù)取地址范圍，如果超出范圍，則從FlexSPI 器件觸發(fā)新的讀取操作，否則，如果它已經(jīng)在預(yù)取緩沖區(qū)中，則從AHB緩沖區(qū)讀取，如果沒有，則等待預(yù)取數(shù)據(jù)到緩沖區(qū)。

因此，需根據(jù)應(yīng)用做不同的配置。如果每次數(shù)據(jù)訪問都很小，并且訪問地址不連續(xù)，建議設(shè)置較小的預(yù)取緩沖區(qū)大小。如果是連續(xù)地址訪問，建議設(shè)置大的預(yù)取緩沖區(qū)大小。從HyperRAM測(cè)試性能來看，有以下建議：?jiǎn)⒂肅ache緩存以進(jìn)一步提高HyperRAM性能。

如下是 SDRAM(使能 Cache)測(cè)試數(shù)據(jù)：

如下是 Hyper RAM(使能Cache)測(cè)試數(shù)據(jù):

HyperRAM性能與SDRAM相比，SDRAM讀取吞吐量(ARM內(nèi)核讀取)比HyperRAM慢。HyperRAM MPU配置：( non-shareable，Cacheable，Write back，使能 Dcache)。另外從內(nèi)存性能來看，SDRAM/Hyper RAM/HyperFlash/Octal Flash幾乎具有類似的性能，需要平衡ARM內(nèi)核和DMA訪問超RAM 時(shí)隙，可以更改NIC-301SIM-M7寄存器以設(shè)置ARM內(nèi)核和DMA訪問優(yōu)先級(jí)。