在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

【高云半導(dǎo)體Combat開發(fā)套件試用體驗(yàn)】RISC-V處理器蜂鳥E203在高云FPGA平臺上的移植實(shí)踐

開發(fā)板試用精選 ? 來源:開發(fā)板試用 ? 作者:電子發(fā)燒友論壇 ? 2022-11-10 14:41 ? 次閱讀

本文來源電子發(fā)燒友社區(qū),作者:yuzhiwen1986, 帖子地址:https://bbs.elecfans.com/jishu_2295853_1_1.html

高云FPGA 平臺介紹

Combat開發(fā)套件是以高云半導(dǎo)體 GW2A 系列 FPGA 產(chǎn)品為核心,是高云半導(dǎo)體晨熙?家族第一代產(chǎn)品,內(nèi)部資源豐富,具有高性能的 DSP資源,高速LVDS 接口以及豐富的 BSRAM 存儲器資源,這些內(nèi)嵌的資源搭配精簡的FPGA 架構(gòu)以及 55nm 工藝使 GW2A 系列 FPGA 產(chǎn)品適用于高速低成本的應(yīng)用場合。
image.png

外設(shè)接口管腳說明

本次項(xiàng)目中用到的I/O口如表下描述

信號 FPGA管腳序號 BANK 描述 I/O電平
SYS_CLK M19 2 50Mhz有源晶振 3.3V
FPGA_RST AB3 5 復(fù)位,低電平有效 3.3V
LED1 U17 3 LED指示燈1 1.5V
LED2 U19 3 LED指示燈2 1.5V
LED3 U18 3 LED指示燈3 1.5V
LED4 T17 3 LED指示燈4 1.5V
QSPI_DQ[0]
QSPI_DQ[0]
QSPI_DQ[0]
QSPI_DQ[0]
QSPI_CS
QSPI_SCK
MCU_TCK C22 2
MCU_TDI F22 2
MCU_TMS J22 2
MCU_RST V14 4
MCU_WAKE_UP R18 3 按鍵3喚醒MCU 1.5V
PMU_PADRST T19 3 按鍵2復(fù)位PMU 1.5V
PMU_PADRST

時(shí)鐘復(fù)位電路

開發(fā)板為 FPGA 提供了一個(gè) 50MHz 有源晶振,連接到了全局時(shí)鐘引腳。
image.png

LED指示燈

開發(fā)板中有 4 個(gè)綠色 LED 燈,用戶可通過 LED 燈顯示所需狀態(tài)。可通過以下方式對 LED 燈進(jìn)行測試:? 當(dāng) FPGA 對應(yīng)管腳輸出信號為邏輯高電平時(shí),LED 被點(diǎn)亮;當(dāng)輸出信號為低電平時(shí),LED 熄滅
image.png

MCU 喚醒電路

開發(fā)板有4個(gè)按鍵開關(guān),用戶可以通過手動控制對應(yīng)FPGA管腳輸入低電平,觸發(fā)MCU喚醒。本項(xiàng)目中使用KEY2/3/4作為復(fù)位和喚醒電路,電路圖如下
image.png

復(fù)用J17作為MCU的JTAG調(diào)試接口
LCD_PWM ->C22 -> MCU_TCK

LCD_SDA ->F22 ->MCU_TDI

LCD_VSYNC->G22 -> MCU_TDO

LCD_DE -> J22 ->MCU_TMS

LCD_B7 ->V14 -> MCU_RST
image.png

FPGA 原型平臺和MCU調(diào)試仿真器

FPGA 原型主要分為兩部分:FPGA 開發(fā)板,和調(diào)試器。接下來章節(jié)分別予以介紹。完整的 FPGA 開發(fā)板原型(包括 FPGA 開發(fā)板和MCU調(diào)試器)如下圖所示:
image.png

蜂鳥E203開源SoC

對于一個(gè)處理器核,還需要配套的 SoC 才能具備完整的功能。蜂鳥 E203 內(nèi)核不僅僅完全開源了 Core的實(shí)現(xiàn),還搭配完整的開源 SoC 平臺,請參見《蜂鳥 E203 開源 SoC 簡介》了解更多 SoC 的介紹與信息。蜂鳥 E203 開源 SoC 的Subsys 模塊的款圖如下:
image.png

Linux平臺環(huán)境搭建

這里以Ubuntu系統(tǒng)為例進(jìn)行說明。

代碼下載和基本環(huán)境配置

  1. 下載E203源碼
git clone https://github.com/SI-RISCV/e200_opensource.git
  1. 下載iverilog源碼
`git clone https://github.com/steveicarus/iverilog.git
  1. 切換到v11分支(必須用V11或以上的版本)
git checkout v11-branch
  1. 安裝依賴
sudo apt-get install autoconf gperf flex bison build-essential
  1. 編譯、安裝iverilog和vvpsh autoconf.sh
./configure
make
make install
  1. 創(chuàng)建python軟鏈接

查看一下python的版本,我的還是Python2,新更新一下:
image.png

查看一下/usr/bin目錄下面有哪些版本,如果有python3版本就創(chuàng)建一個(gè)新的軟連接
image.png
sudo ln -s /usr/bin/python3.8 /usr/bin/python
其中/usr/bin/python3.8對應(yīng)你實(shí)際安裝的python版本。7. 安裝gtkwave

sudo apt-get install gtkwave

HBird-E-SDK 下載和配置1. 將 HBird-E-SDK 項(xiàng)目下載到本機(jī) Linux 環(huán)境中,使用如下命令:

git clone [https://github.com/SI-RISCV/hbird-e-sdk](https://github.com/SI-RISCV/hbird-e-sdk)
  1. 由于編譯軟件程序需要使用到GNU 工具鏈,假設(shè)使用完整的 riscv-tools 來自己編譯 GNU 工具鏈則費(fèi)

時(shí)費(fèi)力,因此本文檔推薦使用預(yù)先已經(jīng)編譯好的 GCC 工具鏈。我們已經(jīng)將工具鏈上傳至網(wǎng)盤,網(wǎng)盤具體地址記載于

hbird-e-sdk 項(xiàng)目(https://github.com/SI-RISCV/hbird-e-sdk)的 prebuilt_tools 目錄下的 README

中,用戶可以在網(wǎng)盤中的“RISC-V SoftwareTools/RISC-V_GCC_201801_Linux”目錄下載壓縮包gnu-mcu-eclipse-riscv-none-gcc-7.2.0-2-20180111-2230-centos64.tgz和gnu-mcu-eclipse-openocd-0.10.0-6-20180112-1448-centos64.tgz,然后按照如下步驟解壓使用(注意:上述鏈接網(wǎng)盤上的工具鏈可能會不斷更新,用戶請注意自行判斷使用最新日期的版本,下列步驟僅為特定版本的示例)。

cp gnu-mcu-eclipse-riscv-none-gcc-7.2.0-2-20180111-2230-centos64.tgz ~/
cp gnu-mcu-eclipse-openocd-0.10.0-6-20180112-1448-centos64.tgz ~/

//將兩個(gè)壓縮包均拷貝到用戶的根目錄下

cd ~/

tar -xzvf gnu-mcu-eclipse-riscv-none-gcc-7.2.0-2-20180111-2230-centos64.tgz

tar –xzvf gnu-mcu-eclipse-openocd-0.10.0-6-20180112-1448-centos64.tgz

// 進(jìn)入根目錄并解壓上述兩個(gè)壓縮包,解壓后可以看到一個(gè)生成的 gnu-mcu-eclipse 文件夾

cd ~/hbird-e-sdk    // 進(jìn)入 hbird-e-sdk 目錄文件夾
mkdir ~p work/build/openocd/prefix
// 在 hbird-e-sdk 目錄下創(chuàng)建上述這個(gè) prefix 目錄 cd work/build/openocd/prefix // 進(jìn)入到 prefix 該目錄
ln –s ~/gnu-mcu-eclipse/openocd/0.10.0-6-20180112-1448/bin bin

// 將用戶根目錄下解壓的

OpenOCD 目錄下的 bin 目錄作為軟鏈接鏈接到該

prefix 目錄下

cd ~/hbird-e-sdk    // 進(jìn)入 hbird-e-sdk 目錄文件夾
mkdir -p work/build/riscv-gnu-toolchain/riscv32-unknown-elf/prefix/

// 在 hbird-e-sdk 目錄下創(chuàng)建上述這個(gè) prefix 目錄

cd work/build/riscv-gnu-toolchain/riscv32-unknown-elf/prefix

// 進(jìn)入到 prefix 該目錄

ln -s ~/gnu-mcu-eclipse/riscv-none-gcc/7.2.0-2-20180111-2230/bin bin

// 將用戶根目錄下解壓的 GNU

Toolchain 目錄下的 bin 目錄作為軟鏈接鏈接到

// 該 prefix 目錄下 注意:此步驟完成工具鏈的安裝之后,后續(xù)開發(fā)程序示例無需重復(fù)執(zhí)行此步驟。

Verilog 仿真測試

使用E203 源代碼運(yùn)行基于 Verilog 的仿真測試程序,可以使用如下步驟進(jìn)行。

**步驟一:**準(zhǔn)備好自己的電腦環(huán)境,可以在公司的服務(wù)器環(huán)境中運(yùn)行,如果是個(gè)人用戶,推薦如下配置:

(1)本項(xiàng)目使用 Ubuntu 18操作系統(tǒng)

(2)由于 Linux 操作系統(tǒng)的版本眾多,推薦使用 Ubuntu 18.04 版本的 Linux 操作系統(tǒng)有關(guān)如何安裝 Ubuntu 操作系統(tǒng)本文不做介紹,有關(guān) Linux 的基本使用本文也不做介紹,請用戶自行查閱資料學(xué)習(xí)。

**步驟二:**將 e200_opensource 項(xiàng)目下載到本機(jī) Linux 環(huán)境中,使用如下命令:

git clone https://github.com/SI-RISCV/e200_opensource.git

**步驟三:**編譯 RTL 代碼,使用如下命令:

cd /vsim

// 進(jìn)入到 e200_opensource 目錄文件夾下面的 vsim 目錄。

make install CORE=e203

// 運(yùn)行該命令指明需要為 e203 進(jìn)行編譯,該命令會在 vsim 目錄下生成一個(gè) install

// 子文件夾,在其中放置所需的腳本,且將腳本中的關(guān)鍵字設(shè)置為 e203。

make compile

// 編譯 Core 和 SoC 的 RTL 代碼

// 注意:在此步驟之中,編譯 Verilog 代碼需要使用到仿真器工具,在 github 上的 Makefile

// 中使用的是免費(fèi)的 iverilog 工具,如果需要使用商業(yè) EDA 的用戶需要自行修改 Makefile 中的

// 對于免費(fèi)的 iverilog 工具如何安裝請用戶在互聯(lián)網(wǎng)上自行搜索。

步驟四:運(yùn)行默認(rèn)的一個(gè) testcase(測試用例),使用如下命令:

make  run_test

注意:在此步驟中,運(yùn)行仿真需要使用仿真器工具,在 github 上的 Makefile 中此部分空缺,實(shí)際運(yùn)行的是”echo PASS”命令打印一個(gè)虛假的 PASS 到 log 文件中。用戶需要使用真正的仿真器運(yùn)行仿真得到真實(shí)的運(yùn)行結(jié)果。

注意:make run_test 將執(zhí)行 e200_opensource/riscv-tools/

riscv-tests/isa/generated 目錄中的一個(gè)默認(rèn) testcase,如果希望運(yùn)行所有的

回歸測試,請參見步驟五。
image.png

當(dāng)用make去編譯Makefile文件的時(shí)候,如果有出現(xiàn)/bin/sh:Syntax error: 的錯(cuò)誤時(shí)候,一般是當(dāng)前默認(rèn)的shell不正確的原因首先可以用命令ls -l /bin/sh 看看當(dāng)前默認(rèn)的是什么shell,Ubuntu一般默認(rèn)為bash再用要修改默認(rèn)的shell,可以采用命令sudo dpkg-reconfigure dash。會出現(xiàn)如下窗口,然后選擇否。

步驟五:運(yùn)行回歸(regression)測試集,使用如下命令:

make regress_run

注意:這使用 e200_opensource/ riscv-tools/riscv-tests/isa/generated 目錄中 testcases,逐個(gè)的運(yùn)行 testcase。

步驟六:查看回歸測試結(jié)果: make

regress_collect // 該命令將收集步驟五中運(yùn)行的測試集的結(jié)果,將打印若干行的結(jié)果,每一行對應(yīng)一個(gè)測 // 試用例,如果那個(gè)測試用例運(yùn)行通過,那一行則打印的 PASS,如果運(yùn)行失敗,那一行則 // 打印的 FAIL。如圖 所示
image.png

代碼編譯下載

工程導(dǎo)入

在Opensource

目錄下FPGA文件夾創(chuàng)建一個(gè)新的文件夾gowin,

將相關(guān)的rtl文件拷入,并對top文件進(jìn)行的對應(yīng)修改,文件目錄如下圖:
image.png

打開gowin軟件,創(chuàng)建工程,選擇好對應(yīng)的器件并導(dǎo)入文件。導(dǎo)入具體軟件操作說明參見SUG100-1.7_Gowin云源軟件用戶指南,本項(xiàng)目中導(dǎo)入之后界面如下:
image.png

程序編譯和下載

修改完程序之后保存點(diǎn)擊Process 點(diǎn)擊Place&Route編譯,編譯通過之后前面會出現(xiàn)綠
image.png

.編譯通過后雙擊Program Device彈出下載窗口,點(diǎn)擊開始下載
image.png

運(yùn)行和調(diào)試軟件

HBird-E-SDK介紹

HBird-E-SDK 并不是一個(gè)軟件,它本質(zhì)上是由一些 Makefile、板級支持包(Board Support Package,

BSP)、腳本和軟件示例組成的一套開發(fā)環(huán)境。HBird-E-SDK 基于 Linux 平臺,使用標(biāo)準(zhǔn)的 RISC-V GNU

工具鏈對程序進(jìn)行編譯,使用 OpenOCD+GDB 將程序下載到硬件平臺中并進(jìn)行調(diào)試。

HBird-E-SDK 代碼結(jié)構(gòu)
image.png

編譯 demo_gpio 示例程序,使用如下命令: cd // 進(jìn)入 hbird-e-sdk 目錄文件夾 make dasm PROGRAM=demo_gpio NANO_PFLOAT=0 //注意:由于 Demo_GPIO 程序的 printf 函數(shù)不需要輸出浮點(diǎn)數(shù),上述選項(xiàng) NANO_PFLOAT=0 指明 newlib-nano 的 printf 函數(shù)無需支持浮點(diǎn)數(shù),請參見《RISC-V 架構(gòu)與嵌入式開發(fā)快速入門》第 11 章了解相關(guān)信 息。

將編譯好的

demo_gpio 程序下載至 FPGA 原型開發(fā)板中,使用如下命令:
image.png
很遺憾,我這里因?yàn)槭褂玫南螺d器有問題,最終還是沒有成功下載MCU bin文件。
但是基本的流程走通了。時(shí)間有限試用期已經(jīng)結(jié)束了。期待下一次還會有繼續(xù)!


                                        
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 高云半導(dǎo)體
    +關(guān)注

    關(guān)注

    20

    文章

    136

    瀏覽量

    51026
  • RISC-V
    +關(guān)注

    關(guān)注

    46

    文章

    2513

    瀏覽量

    48400
  • E203
    +關(guān)注

    關(guān)注

    0

    文章

    8

    瀏覽量

    266
收藏 人收藏

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    如何統(tǒng)計(jì)蜂鳥E203的分支預(yù)測率?

    想請問大家如何統(tǒng)計(jì)蜂鳥E203的分支預(yù)測率,我嘗試exu_commit模塊里統(tǒng)計(jì),但是發(fā)現(xiàn)預(yù)測率都有寫問題,想請教以下大家
    發(fā)表于 06-10 07:05

    HPM5E31IGN單核 32 位 RISC-V 處理器

    HPM5E31IGN單核 32 位 RISC-V 處理器在當(dāng)今嵌入式系統(tǒng)領(lǐng)域,RISC-V架構(gòu)正以開源、靈活和高性價(jià)比的優(yōu)勢快速崛起。HPM5E
    發(fā)表于 05-29 09:23

    高云GW5AT-LV60 開發(fā)套件試用體驗(yàn)】一、硬件篇

    高云GW5AT-LV60 開發(fā)套件試用體驗(yàn)】一、硬件篇 高云的Arora Ⅴ系列的GW5AT-LV60 FPGA ,是
    發(fā)表于 05-19 09:51

    高云GW5AT-LV60 開發(fā)套件試用體驗(yàn)】開箱及IDE與開發(fā)板基礎(chǔ)功能測評

    本帖最后由 jf_88521721 于 2025-5-18 12:34 編輯 一、硬件配置與開箱體驗(yàn) 高云GW5AT-LV60開發(fā)套件以“全場景圖像處理”為核心定位,包裝內(nèi)包含核心板、底板
    發(fā)表于 05-18 12:11

    高云GW5AT-LV60 開發(fā)套件試用體驗(yàn)】開箱測評

    很榮幸收到高云GW5AT-LV60 FPGA圖像開發(fā)板,就來發(fā)個(gè)開箱帖子吧,首先引入眼簾的就是這個(gè)大箱子 采用的是順豐快遞,可以看出高云的誠意滿滿 打開箱子,發(fā)現(xiàn)用塑料防護(hù)膜包裹著的
    發(fā)表于 05-04 11:52

    高云GW5AT-LV60 開發(fā)套件試用體驗(yàn)】開箱報(bào)告

    今天收到高云GW5AT-LV60 FPGA圖像開發(fā)套件,拆開看看 很大一個(gè)箱子 里面是禮盒包裝,相當(dāng)豪華。 附包裝清單: ① DK_VIDEO_GW5ATLV60UG225_V1.
    發(fā)表于 04-30 14:39

    請問蜂鳥e203如何提高主頻?

    蜂鳥e203的主域頻率是16Mhz,假如需要將主頻提高到200MHZ(所使用的板卡是支持200M的),有什么辦法嗎? 目前已嘗試的工作:直接使用外部mmcm模塊生成一個(gè)100MHZ的時(shí)鐘替換
    發(fā)表于 04-17 06:35

    高云半導(dǎo)體榮獲“2024年度電子元器件行業(yè)國產(chǎn)品牌FPGA/處理器創(chuàng)新成長企業(yè)”

    的產(chǎn)品優(yōu)勢和出色的市場表現(xiàn),成功榮獲“2024年度電子元器件行業(yè)國產(chǎn)品牌FPGA/處理器創(chuàng)新成長企業(yè)”。 這一殊榮是對高云半導(dǎo)體國產(chǎn)
    的頭像 發(fā)表于 04-14 09:06 ?507次閱讀

    請問蜂鳥e203如何提高主頻?

    蜂鳥e203的主域頻率是16Mhz,假如需要將主頻提高到200MHZ(所使用的板卡是支持200M的),有什么辦法嗎? 目前已嘗試的工作:直接使用外部mmcm模塊生成一個(gè)100MHZ的時(shí)鐘替換
    發(fā)表于 03-07 12:28

    蜂鳥E203的NICE接口如何移植到其他RISCV核上?

    蜂鳥E203的NICE接口移植到其他RISCV核上
    發(fā)表于 03-07 08:49

    高云Arora-V 60K FPGA圖像開發(fā)

    2024年上,高云半導(dǎo)體發(fā)布了最新22nm先進(jìn)工藝的60K高性能FPGA: Arora-V:GW5AT-LV60 ? 高云的Arora Ⅴ系
    的頭像 發(fā)表于 02-19 10:50 ?728次閱讀
    <b class='flag-5'>高云</b>Arora-<b class='flag-5'>V</b> 60K <b class='flag-5'>FPGA</b>圖像<b class='flag-5'>開發(fā)</b>板

    【新品發(fā)布】高云Arora-V 60K FPGA圖像開發(fā)

    2024年上,高云半導(dǎo)體發(fā)布了最新22nm先進(jìn)工藝的60K高性能FPGA: Arora-V:GW5AT-LV60 高云的Arora Ⅴ系列的
    發(fā)表于 02-18 17:34 ?598次閱讀
    【新品發(fā)布】<b class='flag-5'>高云</b>Arora-<b class='flag-5'>V</b> 60K <b class='flag-5'>FPGA</b>圖像<b class='flag-5'>開發(fā)</b>板

    Imagination放棄RISC-V處理器內(nèi)核開發(fā)

    電子發(fā)燒友網(wǎng)報(bào)道(文/吳子鵬)根據(jù)外媒的最新報(bào)道,半導(dǎo)體IP大廠Imagination Technology已經(jīng)停止了RISC-V處理器內(nèi)核的開發(fā),轉(zhuǎn)而更加專注于其核心的GPU和AI產(chǎn)
    的頭像 發(fā)表于 01-10 00:15 ?2683次閱讀

    精彩回顧 : 向新而行 云啟未來——2024高云FPGA線上技術(shù)研討會

    、CTO王添平、資深A(yù)E經(jīng)理鄭傳琳、資深運(yùn)營總監(jiān)李士明、分別從公司發(fā)展、Arora-V高性能產(chǎn)品及特色、IP應(yīng)用及參考設(shè)計(jì)、高云產(chǎn)品質(zhì)量體系等方面,分享了高云半導(dǎo)體
    發(fā)表于 11-18 18:24 ?489次閱讀
    精彩回顧 : 向新而行 云啟未來——2024<b class='flag-5'>高云</b><b class='flag-5'>FPGA</b>線上技術(shù)研討會

    2024高云FPGA線上技術(shù)研討會成功舉辦

    本次研討會上,高云半導(dǎo)體市場總監(jiān)趙生勤、CTO王添平、資深A(yù)E經(jīng)理鄭傳琳、資深運(yùn)營總監(jiān)李士明、分別從公司發(fā)展、Arora-V高性能產(chǎn)品及特色、IP應(yīng)用及參考設(shè)計(jì)、高云產(chǎn)品質(zhì)量體系等方面
    的頭像 發(fā)表于 11-12 17:15 ?1316次閱讀
    主站蜘蛛池模板: 精品国产1000部91麻豆 | 九色福利| 天天插天天干天天射 | 黄色片日本网站 | 亚洲综合黄色 | 久久久久久久久久久观看 | 中文日产国产精品久久 | 免费一级成人毛片 | 丁香六月纪婷婷激情综合 | 久久青草91免费观看 | 五月天婷婷在线观看高清 | 1024手机看片欧美日韩 | 视频免费在线 | 久青草国产高清在线视频 | 成年看片免费高清观看 | 三级日韩 | 精品一区视频 | 午夜视频在线免费播放 | 97色在线视频观看香蕉 | 视频在线你懂的 | 四虎hu | 84pao强力永久免费高清 | 亚洲国内精品 | 亚洲福利片 | 2021国产成人精品久久 | 欧美午夜精品一区二区三区 | avbobo在线观看 | 午夜美女网站 | 伊伊成人网 | 久久e| 国产成人午夜精品影院游乐网 | 99久久精品费精品国产一区二 | 国产yin乱大巴视频 国产爱v | 夜夜操天天干 | 奇米视频在线观看 | 免费一级毛片 | 男女同床爽爽视频免费 | 操白虎美女 | 日韩精品视频免费观看 | 乱人伦精品一区二区 | 日本在线一区 |