在這個(gè)由兩部分組成的系列的第 1 部分中，我們討論了復(fù)雜 SoC 和系統(tǒng)設(shè)計(jì)中對(duì)早期功耗分析的需求，并介紹了 VisualSim 圖形建模工具作為全面的能源仿真解決方案。在第 2 部分中，我們將展示 VisualSim 在多核嵌入式環(huán)境中預(yù)測(cè)和表達(dá)多個(gè)場(chǎng)景（偏移并發(fā)任務(wù);比較 1 GHz 的單核與 250 MHz 的四個(gè)核;動(dòng)態(tài)電壓頻率縮放 （DVFS）和功率門(mén)控）的功率值時(shí)的性能。

對(duì)新?tīng)顟B(tài)的更改可以是開(kāi)始新的執(zhí)行、在一段時(shí)間不活動(dòng)后進(jìn)入深度睡眠、執(zhí)行低優(yōu)先級(jí)與高優(yōu)先級(jí)用例，以及內(nèi)存激活和刷新等特定條件。功率表達(dá)式值必須與時(shí)鐘速度和溫度等時(shí)序?qū)傩酝阶兓?/p>

系統(tǒng)級(jí)功耗探索可以評(píng)估各種功耗降低和低功耗技術(shù)的優(yōu)點(diǎn)和節(jié)省的能源。在這里，我們將討論這些技術(shù)，并使用 VisualSim 中的模擬模型解釋它們的影響。出于本研究的目的，我們使用四核處理器、調(diào)度程序代替 RTOS、四個(gè)并發(fā)線(xiàn)程以及按順序觸發(fā)處理資源上的線(xiàn)程的中斷。我們已經(jīng)針對(duì)內(nèi)核上的可變時(shí)鐘速度、1 到 4 之間的可變內(nèi)核數(shù)以及線(xiàn)程觸發(fā)之間的偏移對(duì)模型進(jìn)行了參數(shù)化。此外，我們還集成了電壓和時(shí)鐘速度動(dòng)態(tài)變化的邏輯。

與此描述相關(guān)的框圖如圖 2 所示。

圖2.多核架構(gòu)和四個(gè)并發(fā)線(xiàn)程的系統(tǒng)級(jí)框圖

進(jìn)行以下實(shí)驗(yàn)，我們查看每個(gè)場(chǎng)景的延遲和功耗。

偏移并發(fā)任務(wù)：有四個(gè)任務(wù)，默認(rèn)情況下，這些任務(wù)是同時(shí)觸發(fā)的。在這個(gè)實(shí)驗(yàn)中，我們將每個(gè)任務(wù)移動(dòng)了 3.5 毫秒。這樣，任務(wù)就不會(huì)同時(shí)啟動(dòng)。如圖3所示，這種方法降低了功耗尖峰。最大尖峰從 1.0mW 到 7.5mW，節(jié)省 25%。從圖 4 可以看出，延遲確實(shí)從 7ms 降低到 0.5ms，這是一個(gè)顯著的改進(jìn)。從圖 3 和表 1 中得出的有趣推論是，所有四個(gè)內(nèi)核都不再被利用，并且處理資源的任務(wù)請(qǐng)求中只有偶爾的重疊。對(duì)平均功耗沒(méi)有影響。

比較運(yùn)行在 1 GHz 的單核和運(yùn)行在 250 MHz 的四個(gè)內(nèi)核：在這個(gè)實(shí)驗(yàn)中，我們將所有任務(wù)都定位在一個(gè)以 1GHz 速度運(yùn)行的單個(gè)內(nèi)核上。我們使用線(xiàn)程的偏移量。圖3的結(jié)果顯示，瞬時(shí)功率和平均功率均顯著降低。從圖 4 中我們可以看到延遲圖沒(méi)有顯著影響。可以看到，峰值功率與1.0mW的非失調(diào)值相同，但平均功率減少了一半，為0.15mW。這是因?yàn)樘幚硭俣却嬖谙喈?dāng)大的浪費(fèi)。

圖3.LHS 顯示隨時(shí)間推移的平均功率/RHS 顯示隨時(shí)間變化的即時(shí)功率

圖4.一段時(shí)間內(nèi)的延遲

表 1.上述實(shí)驗(yàn)的累積和平均功效

任務(wù)中具有偏移的一個(gè)內(nèi)核的累積和平均功耗小于有偏移和不帶偏移的 4 個(gè)內(nèi)核。

動(dòng)態(tài)電壓頻率調(diào)節(jié) （DVFS）：這是節(jié)省功率的首選技術(shù)，通過(guò)根據(jù)任務(wù)要求改變時(shí)鐘速度來(lái)完成。一個(gè)很好的例子是 x86 處理器，其額定頻率為 3.2GHz，但在筆記本電腦上以 1.8 GHz 運(yùn)行。使用原型板，當(dāng)電壓頻繁調(diào)整時(shí)，很難預(yù)測(cè)任務(wù)的延遲。在相關(guān)模型中，我們沒(méi)有實(shí)現(xiàn)特定的算法，并且能夠看到功率和延遲在很寬的時(shí)鐘速度范圍內(nèi)的變化。結(jié)果如圖 5 所示。我們將使用四個(gè)內(nèi)核和四個(gè)偏移線(xiàn)程進(jìn)行此運(yùn)行。請(qǐng)注意，由于時(shí)鐘速度的變化，功率和延遲會(huì)波動(dòng)。延遲與原始偏移版本相同。DVFS幫助我們大規(guī)模降低功耗。

從圖 4 中我們可以看到，所有任務(wù)的時(shí)隙都不相同，隨著傳入任務(wù)的增加，時(shí)鐘速度會(huì)根據(jù)需求隨每個(gè)內(nèi)核而變化。

圖 6：通過(guò)實(shí)施電源管理降低平均功耗

強(qiáng)制內(nèi)核在特定時(shí)間段后進(jìn)入待機(jī)狀態(tài)將降低功耗。從圖 6 中，我們可以直觀地看到，實(shí)施電源管理后功耗會(huì)降低。為了擴(kuò)展DVFS示例，可以修改每個(gè)任務(wù)的開(kāi)始和頻率。在分析生成的統(tǒng)計(jì)信息時(shí)，我們可以看到正在使用的內(nèi)核數(shù)量減少（core_3），從而消除了額外的待機(jī)功率并減少了功耗。如您所見(jiàn)，同時(shí)探索電源選項(xiàng)和軟件調(diào)度非常重要。這將確保所需的響應(yīng)時(shí)間，同時(shí)減少功耗。

功率門(mén)控：這是在一段時(shí)間不活動(dòng)后將處理單元移動(dòng)到較低功率狀態(tài)的過(guò)程。一個(gè)常見(jiàn)的例子是筆記本電腦從活動(dòng)到待機(jī)再到睡眠和休眠。在此模型中，我們將功率門(mén)控狀態(tài)機(jī)邏輯添加到電源表中。我們將空閑延遲設(shè)置為 10us，將轉(zhuǎn)換時(shí)間設(shè)置為 1 us。設(shè)備在待機(jī)狀態(tài)下停留的時(shí)間較短。從圖 6 中，我們可以看到，只要內(nèi)核處于非活動(dòng)狀態(tài)，內(nèi)核的狀態(tài)就會(huì)從待機(jī)變?yōu)榭臻e。轉(zhuǎn)換時(shí)間對(duì)延遲的影響最小到零。

圖 6：電源門(mén)控，當(dāng)內(nèi)核處于非活動(dòng)狀態(tài) 0.1ms 時(shí)，內(nèi)核從待機(jī)狀態(tài)移動(dòng)到空閑狀態(tài)，轉(zhuǎn)換時(shí)間為 1.0us

結(jié)論

系統(tǒng)級(jí)仿真可用于半導(dǎo)體級(jí)和系統(tǒng)級(jí)的廣泛功率分析。將功率探索與性能研究結(jié)合使用可確保權(quán)衡同時(shí)進(jìn)行，從而確保更高質(zhì)量的產(chǎn)品。許多功耗研究可以在產(chǎn)品實(shí)施之前在系統(tǒng)級(jí)完成，并消除集成過(guò)程中的所有意外。

這項(xiàng)研究的一個(gè)附帶好處是，熱和機(jī)械工程師可以獲得經(jīng)過(guò)充分驗(yàn)證的數(shù)據(jù)，而不是近似的最佳判斷信息。VisualSim 等軟件工具將性能和功耗分析集成到單個(gè)系統(tǒng)級(jí)模型中，有助于更快地構(gòu)建模型，使用較小的模型集減少模型維護(hù)，并在設(shè)計(jì)周期的早期進(jìn)行更高質(zhì)量的探索。此外，這些系統(tǒng)級(jí)工具在設(shè)計(jì)中比以前更早地推動(dòng)探索：

每個(gè)任務(wù)中偏移的含義可降低功耗和延遲

減少內(nèi)核數(shù)量并提高處理器速度可顯著降低功耗

根據(jù)任務(wù)要求改變內(nèi)核的時(shí)鐘速度是降低系統(tǒng)功耗的最佳方法

使內(nèi)核在非活動(dòng)期間空閑，減少系統(tǒng)中的電源浪費(fèi)

審核編輯：郭婷