通常，芯片制造商會在標稱電壓水平以下添加大電壓保護帶，以確保在最壞情況下的工藝和環境條件下具有正確的功能。

欠壓，即電源電壓低于標稱電平，是降低底層硬件總功耗的有效技術，因為它以二次方式降低動態功率，線性降低靜態功耗。通常，芯片制造商會在標稱電壓水平以下添加大電壓保護帶，以確保在最壞情況下的工藝和環境條件下具有正確的功能。然而，對于許多實際應用，這種電壓保護帶是不必要的和保守的;反過來，它又增加了巨大的功耗損失。因此，消除這種電壓保護帶可以顯著節省功耗，而不會產生任何性能或可靠性開銷。但是，在保護帶區域以下進一步欠壓會產生開銷，無論是工作頻率同時降尺度時的性能，還是底層硬件以最大頻率工作時的可靠性。

在文獻中，欠壓已被研究用于CPU和GPU等計算設備以及DRAM等內存存儲。我們 擴展 并 徹底 研究了 現代 現場 可 編 程 門 陣列 （FPGA） 的 欠壓 技術（包括 真實 FPGA 芯片 的 電壓 保護 帶 分析、 保護 帶 以下 的 故障 特性 和 緩解 性能、 工作量 特性 分析 等）。我們已經證明了這種技術在FPGA提供超過10倍的節能增益方面的巨大潛力，通過該技術可以有效地彌合FPGA和基于專用集成電路（ASIC）的加速器之間的功率效率差距。研究結果在學術界引起了極大的關注，并在MICRO‘2018 ［1］和DSN’2020 ［2］等頂級場所發表。

我們的目標是將我們在LEGaTO 項目中開發的 FPGA 欠壓技術轉移到工業領域，特別是用于嵌入式深度學習 （DL） 應用。DL應用程序由于對海量數據移動和計算能力的自然高需求而非常耗電。由于硬件資源有限，對于物聯網和移動設備等嵌入式場景，這個問題更為嚴重。因此，我們相信我們的FPGA欠壓技術可以顯著提高此類應用的功率效率，從而促進其在實際工業環境中的部署?？偟膩碚f，從環境和經濟的角度來看，降低能耗顯然是一件好事。這對于攜帶自己能源的應用更為相關，例如無人機和電動汽車。電池保持時間是許多產品非常重要的特征。此外，在許多應用中，當今深度學習系統的能耗會抑制產品創新，例如在智能家居中。如果我們要實現當今媒體所描繪的智能未來，智能系統的能耗需要非常低。在這一行中，能源效率對于汽車和電信行業等多個領域極為重要。

通過利用欠壓技術，我們期望在相同的FPGA硬件上實現近10倍的能源改進。我們希望能夠通過這個項目吸引幾個客戶，并增加物聯網領域的市場份額，其中低能耗至關重要，這將帶來一些新的就業機會，以進一步擴展我們的技術堆棧。

審核編輯：郭婷