本文評(píng)估了阻性模數(shù)轉(zhuǎn)換器（ADC）前面使用的外部電阻的影響。這些同步采樣ADC系列包括一個(gè)高輸入阻抗阻性可編程增益放大器（PGA），用于驅(qū)動(dòng)ADC并調(diào)整輸入信號(hào)，從而實(shí)現(xiàn)直接傳感器接口。但是，設(shè)計(jì)最終會(huì)在模擬輸入前添加外部電阻有幾個(gè)原因。以下各節(jié)提供了預(yù)期增益誤差的理論解釋（隨電阻尺寸的函數(shù)關(guān)系）以及最小化這些誤差的不同方法。本文還探討了不同校準(zhǔn)選項(xiàng)的電阻容差和ADC的輸入阻抗影響。除了理論研究之外，臺(tái)架測(cè)量還比較了多個(gè)器件，以證明片上增益校準(zhǔn)功能所達(dá)到的出色精度。增益校準(zhǔn)功能可在很寬的前端電阻值范圍內(nèi)實(shí)現(xiàn)小于0.05%的系統(tǒng)誤差，無需執(zhí)行任何校準(zhǔn)程序，只需為每個(gè)通道寫入一個(gè)寄存器即可。

介紹

傳統(tǒng)上，同步采樣逐次逼近寄存器（SAR）ADC被定義為對(duì)主要由能源客戶表達(dá)的保護(hù)繼電器應(yīng)用的需求的響應(yīng)。在輸配電網(wǎng)絡(luò)中，保護(hù)繼電器監(jiān)控電網(wǎng)，以在盡可能短的時(shí)間內(nèi)對(duì)任何故障情況（過壓或過電流）做出反應(yīng)，以避免嚴(yán)重?fù)p壞。

為了監(jiān)測(cè)傳輸?shù)墓β剩枰瑫r(shí)測(cè)量電流和電壓。電流通過電流互感器（CT）測(cè)量，該變壓器按比例調(diào)節(jié)電流，提供隔離并通過負(fù)載電阻轉(zhuǎn)換為電壓。電壓通過電阻網(wǎng)絡(luò)測(cè)量，電阻網(wǎng)絡(luò)是一個(gè)分壓器，可將電壓從kV范圍縮小到V范圍。ADI公司提供同步采樣ADC以監(jiān)控電壓和電流，從而簡(jiǎn)化雙通道、四通道或八通道器件的功耗計(jì)算。圖1所示為通常用于測(cè)量單相、多相電氣系統(tǒng)中功率的信號(hào)鏈圖，這需要更高通道數(shù)的數(shù)據(jù)采集系統(tǒng)（DAS），即三相加中性線的8個(gè)通道。

圖1.電源監(jiān)控應(yīng)用中的典型信號(hào)鏈。為簡(jiǎn)單起見，僅顯示一個(gè)階段。

何時(shí)使用外部前端電阻器

雖然阻性輸入ADC設(shè)計(jì)為直接與大多數(shù)傳感器接口，但在某些情況下，可能需要在模擬輸入前面放置外部電阻。例如，如果應(yīng)用需要額外的抗混疊濾波或保護(hù)輸入免受過流故障情況的影響，則可能出現(xiàn)這種情況。

抗混疊濾波器

盡管阻性輸入ADC通常提供內(nèi)部抗混疊濾波器，但許多應(yīng)用可能會(huì)以較低的采樣頻率運(yùn)行，因此需要較低的轉(zhuǎn)折頻率。

一個(gè)常見的要求是每個(gè)電力線周期收集 256 個(gè)樣本，也就是說，對(duì)于 50 Hz 電網(wǎng)系統(tǒng)，采樣頻率 （fS） 的 12.8 kSPS。

如此低的采樣頻率使得在阻性ADC的輸入前面需要一個(gè)外部低通濾波器（LPF），從而抑制高于約6.4 kHz（奈奎斯特頻率（fS/2).這可以通過添加一階RC濾波器來實(shí)現(xiàn)。

輸入保護(hù)

在其他應(yīng)用示例中，特別是在保護(hù)繼電器市場(chǎng)中，當(dāng)發(fā)生故障時(shí)，可能會(huì)有過電流流入模擬輸入引腳。為避免損壞器件，絕對(duì)最大額定值（AMR）指示將輸入電流限制在10 mA以下。為此，建議放置一個(gè)外部串聯(lián)電阻，以限制這種潛在的輸入電流。

如果傳感器輸出意外增加到±30 V（因?yàn)檩斎塍槲?a href="http://m.xsypw.cn/tags/保護(hù)電路/" target="_blank">保護(hù)電路可以承受高達(dá)±16.5 V的電壓），輸入箝位保護(hù)電路將打開并吸收可能損壞器件的大電流。放置一個(gè)1.35 kΩ R濾波器在模擬輸入前面可以防止大于10 mA的電流在過應(yīng)力期間流入;但是，建議使用較大的電阻（例如10 kΩ）來保護(hù)最大限度。

圖2.AD7606輸入保護(hù)箝位曲線

在任何情況下，必須使用公式2計(jì)算出的電阻（即抗混疊濾波器（AAF）或電流限值）中的較大電阻，以確保同時(shí)滿足這兩個(gè)條件。但請(qǐng)注意，如果在故障條件下模擬輸入信號(hào)的潛在過應(yīng)力低于±21 V，并且不需要外部AAF，則可能不需要外部電阻。

外部電阻引入的誤差

引入此類外部電阻（無論是用于額外濾波還是防止大電流）的缺點(diǎn)是它們對(duì)系統(tǒng)精度的影響。例如，AD7606經(jīng)過工廠調(diào)整，可提供極低的失調(diào)和增益誤差，即32 LSB1和最大 6 LSB — 在整個(gè)溫度和電源范圍內(nèi)。但是，通過增加外部無源器件，這些規(guī)格不再有效，因?yàn)橄到y(tǒng)增益誤差（系統(tǒng)理解為電阻輸入ADC加上前面的電阻）變得大于AD7606的增益誤差。這種系統(tǒng)增益誤差是系統(tǒng)設(shè)計(jì)人員關(guān)注的問題，因?yàn)檫@意味著他們必須自己執(zhí)行系統(tǒng)增益校準(zhǔn)，以便其最終產(chǎn)品達(dá)到標(biāo)準(zhǔn)或最終用戶規(guī)定的精度目標(biāo)。系統(tǒng)增益校準(zhǔn)可以通過兩種方式完成：

在生產(chǎn)中執(zhí)行增益校準(zhǔn)，即通過校準(zhǔn)例程傳遞每個(gè)制造系統(tǒng)，存儲(chǔ)校準(zhǔn)系數(shù)，并使用它們來消除增益誤差。這類似于ADC在IC級(jí)的作用，但在系統(tǒng)級(jí)。

對(duì)每個(gè)ADC采樣應(yīng)用固定校正因子。由于根據(jù)下一節(jié)給出的分析，系統(tǒng)增益誤差已得到很好的理解，因此數(shù)字主機(jī)控制器可以將從ADC獲得的每個(gè)樣本乘以消除系統(tǒng)增益誤差的因子。這在后面稱為后端校準(zhǔn)。

第一種解決方案可能達(dá)到最大的精度，但需要較長(zhǎng)的生產(chǎn)測(cè)試時(shí)間，這大大增加了產(chǎn)品的成本。第二種解決方案雖然更便宜，但精度較低，因?yàn)樗蕾囉贏DC的典型輸入阻抗，并且意味著使用控制器資源，在某些情況下可能會(huì)受到限制。或者，為了避免這兩種并發(fā)癥，客戶可以 要求輸入阻抗越來越大，在這種情況下，前端電阻引入的誤差會(huì)減小，從而提高系統(tǒng)精度。通過這種方法，問題從系統(tǒng)問題轉(zhuǎn)移到IC問題。然而，它可能不是最有效的方法，因?yàn)樵黾虞斎胱杩挂馕吨仨氶_發(fā)新的解決方案，這需要時(shí)間并導(dǎo)致新的問題，例如由于較大的片內(nèi)電阻而導(dǎo)致更高的噪聲。AD7606B和AD7606C具有片內(nèi)增益校準(zhǔn)功能，可消除外部電阻引入的系統(tǒng)增益誤差，無需執(zhí)行任何校準(zhǔn)即可實(shí)現(xiàn)最高精度，因此不會(huì)增加系統(tǒng)解決方案的成本。

增益誤差

PGA的增益由反饋電阻（RFB），可通過編程設(shè)置模擬輸入范圍和輸入阻抗（R在），這是固定的和 通常為 1 MΩ。這些電阻經(jīng)過調(diào)整以正確設(shè)置PGA增益，從而將±10 V或±5 V模擬輸入信號(hào)（AIN+/-）向下調(diào)節(jié)至ADC輸入范圍，即 ±4.4 V，如圖3所示。

圖3.AD7606內(nèi)部PGA。僅顯示±10 V范圍作為示例。

但是，當(dāng)串聯(lián)電阻放置在PGA前面時(shí)，我們將其稱為R濾波器—其增益從理想值修改。該電阻器確實(shí)在修改 等式3的分母;因此，系統(tǒng)增益低于調(diào)整后的增益。

圖4.AD7606模擬輸入前面的串聯(lián)電阻（VX+ 和 VX-） 修改系統(tǒng)增益。

例如，如果在AD7606前面使用30 kΩ電阻，則ADC輸出端的10 V輸入信號(hào)不再是10 V信號(hào)，因?yàn)锳D7606的PGA輸出不再是4.4 V。PGA輸出將為4.2718 V，如果我們繪制新的理論系統(tǒng)增益?zhèn)鬟f函數(shù)，即大約–3%的增益誤差，如圖5所示，我們可以看到。

圖5.PGA 輸出的振幅隨 R 的大小而減小濾波器.（a） 以伏特為單位顯示 PGA 輸出電壓，（b） 以滿量程的百分比顯示 PGA 輸出電壓。

我們可以將增益誤差計(jì)算為R的函數(shù)濾波器由：

為了便于評(píng)估，公式5可以圖形表示為系統(tǒng)增益誤差，單位為滿量程（FS）與R的百分比濾波器，如圖 6 所示。

圖6.系統(tǒng)增益誤差（滿量程的百分比）與外部R的函數(shù)關(guān)系濾波器AD7606中的電阻（1 MΩ輸入阻抗）。

圖7.AD7606B的PGA輸出幅度受外部R的影響較小濾波器，因?yàn)檩斎胱杩馆^高（5 MΩ）。

AD7606B/AD7606C代產(chǎn)品

在AD7606B項(xiàng)目開發(fā)中，定義的三種產(chǎn)品具有輸入阻抗和分辨率，如表1所示。

無論哪種情況，R是否在為5 MΩ或1.2 MΩ，串聯(lián)電阻越大（R濾波器），系統(tǒng)增益越低，即增益誤差增加得越多。 但是，R 越大在，對(duì) R 的影響越小濾波器原因，如公式5所示。理論上，對(duì)于大至50 kΩ的電阻，系統(tǒng)增益誤差從近5%降至1%。

圖8中5 MΩ和1 MΩ輸入阻抗器件之間的比較顯示了對(duì)系統(tǒng)增益誤差的影響。

圖8.系統(tǒng)增益誤差（滿量程的百分比）比較取決于輸入阻抗（R在).

在某些應(yīng)用中，可以容忍這種增益誤差。如此低的誤差消除了以前對(duì)系統(tǒng)校準(zhǔn)的需求，這是設(shè)計(jì)具有更高輸入阻抗的PGA時(shí)的目標(biāo)。但是，在其他一些應(yīng)用中，1%的系統(tǒng)增益誤差可能仍超過行業(yè)標(biāo)準(zhǔn)或客戶規(guī)定的要求，因此無論如何都可能需要校準(zhǔn)。

后端校準(zhǔn)與片上校準(zhǔn)

傳統(tǒng)校準(zhǔn)在系統(tǒng)工廠測(cè)試期間進(jìn)行。該過程是：

連接零電平（ZS）輸入并測(cè)量失調(diào)誤差。

刪除偏移。

連接滿量程（FS）輸入并測(cè)量增益誤差。

消除增益誤差。

然而，在這種情況下，由于系統(tǒng)增益誤差可以通過公式5很好地理解，因此可以通過對(duì)數(shù)據(jù)進(jìn)行后處理在控制器端輕松消除，也就是說，添加一個(gè)校準(zhǔn)因子（K）來恢復(fù)公式4中引入的誤差，使得校準(zhǔn)后得到的系統(tǒng)增益變得與公式3中定義的理想增益相似。

但這種方法（我們稱之為后端增益校準(zhǔn)）有兩個(gè)主要缺點(diǎn)：

它消耗控制器端（微控制器/DSP/FPGA）的資源。

它假設(shè) R在作為其典型值，而這些電阻具有15%的容差，因此它因器件而異。

通過掃除 R在從最小值到最大值的值，同時(shí)保持校準(zhǔn)因子（K）恒定，從公式6和圖10可以看出校準(zhǔn)精度如何取決于內(nèi)部電阻容差，這對(duì)用戶來說是不可預(yù)測(cè)的。

圖9.后端校準(zhǔn)塊。校準(zhǔn)在主控制器上完成，假設(shè)R的典型值在并知道外部電阻值R濾波器.

圖10顯示了后端校準(zhǔn)后的理論增益誤差與R的函數(shù)關(guān)系濾波器，適用于AD760615%容差范圍內(nèi)的各種輸入阻抗值。如果輸入阻抗與數(shù)據(jù)手冊(cè)的典型規(guī)格（綠線）相同，則后端校準(zhǔn)可消除R引入的增益誤差濾波器完全。但是，如果在最壞的情況下，控制器假定 R在= 1.2 MΩ（AD7606C-16數(shù)據(jù)手冊(cè)中列出的典型輸入阻抗），但該電阻確實(shí)為1 MΩ（數(shù)據(jù)手冊(cè)中列出的最小值），后端校準(zhǔn)會(huì)失去精度，對(duì)于給定R，增益誤差大于0.5%濾波器= 30 kΩ，不符合行業(yè)標(biāo)準(zhǔn)要求。

圖 10.后端校準(zhǔn)誤差取決于實(shí)際 R在價(jià)值。

圖 11.片上校準(zhǔn)模塊。僅顯示一個(gè)通道作為示例。

AD7606B和AD7606C通過提供片內(nèi)增益校準(zhǔn)功能，在幫助創(chuàng)建高精度數(shù)據(jù)采集系統(tǒng)方面更進(jìn)一步。1它非常易于使用，無需花費(fèi)主機(jī)控制器資源，也不必在工廠測(cè)試期間執(zhí)行任何測(cè)量，從而最大限度地減少系統(tǒng)增益誤差。每個(gè)通道有一個(gè)寄存器，您可以在其中寫入 R 的值濾波器，ADC之后的數(shù)字模塊以數(shù)字方式補(bǔ)償該電阻增加的誤差。該用戶可編程數(shù)字模塊可補(bǔ)償增益、失調(diào)和相位誤差，但本文僅包含增益誤差。該片內(nèi)增益校準(zhǔn)模塊確切知道輸入阻抗（R在），因此它將始終比后端校準(zhǔn)更準(zhǔn)確，與實(shí)際的R無關(guān)在和 R濾波器值。

此 8 位寄存器代表 R濾波器整數(shù)可變，允許補(bǔ)償高達(dá)64 kΩ的電阻，分辨率為1024 Ω。由于這種離散分辨率，如果 R濾波器不是 1024 的倍數(shù)，會(huì)有舍入誤差。圖12中的曲線顯示了校準(zhǔn)后誤差如何保持在±0.05%以下，與R無關(guān)濾波器和 R在，前提是它們都用于計(jì)算校準(zhǔn)系數(shù) （K），假設(shè)沒有 R在等于其典型規(guī)格，但實(shí)際內(nèi)部測(cè)量的R在而是使用值。如果與圖 10 進(jìn)行比較，則以 R 為例濾波器= 30 kΩ，這意味著誤差減少多達(dá) 10×。現(xiàn)在誤差是平坦的，與R無關(guān)濾波器，并且 R 越大濾波器誤差減少越大。

圖 12.每個(gè)通道的片上校準(zhǔn)模塊。

由于輸入阻抗容差會(huì)影響校準(zhǔn)精度，因此 R濾波器公差也會(huì)影響校準(zhǔn)精度。但是，有三點(diǎn)需要注意：

R濾波器比 R 小得多在，加上分立電阻容差通常優(yōu)于內(nèi)部1 MΩ輸入阻抗容差。

R 引入的錯(cuò)誤濾波器后端和片上校準(zhǔn)方案中均存在容差。

用戶可以最小化 R濾波器通過使用容差較低的分立電阻器實(shí)現(xiàn)容差。

在啟用片上校準(zhǔn)功能的情況下，可以執(zhí)行類似的研究，假設(shè) R濾波器而是在其公差的最壞情況下，對(duì)于不同的常見公差：5%、1% 和 0.1%。

圖 13.R 的影響濾波器片內(nèi)校準(zhǔn)特性精度上的分立電阻容差（最壞情況）。

工作臺(tái)驗(yàn)證

輸入阻抗的影響

正如前面的理論分析所預(yù)期的那樣，圖14和圖15中的臺(tái)架數(shù)據(jù)顯示，輸入阻抗提高了五倍（R在） 將 R 的影響減少大約五倍濾波器電阻器具有系統(tǒng)增益誤差。例如，AD7606前面的20 kΩ電阻（R在= 1 MΩ）會(huì)導(dǎo)致約1%的誤差，而AD7606B前面的相同電阻（R在= 5 MΩ）將導(dǎo)致大約0.2%的誤差。但是，只需打開片內(nèi)增益校準(zhǔn)功能即可實(shí)現(xiàn)更大的改進(jìn)。無需進(jìn)行任何測(cè)量;只需編寫 R濾波器值，四舍五入到最接近的 1024 Ω的倍數(shù)。這樣，誤差大大降低到0.01%以下，如圖14所示。請(qǐng)注意，此錯(cuò)誤實(shí)際上是總未調(diào)整誤差 （TUE），它包括所有潛在的誤差源，因?yàn)椋?/p>

基準(zhǔn)電壓源和基準(zhǔn)電壓源緩沖器假定為理想狀態(tài)。與2.5 V基準(zhǔn)電壓源或4.4 V基準(zhǔn)電壓緩沖器輸出的任何偏差均未消除。

盡管電阻的容差為1%，但假定電阻在寫入值下為理想值。與預(yù)期電阻值的任何偏差都不會(huì)消除。

失調(diào)誤差不會(huì)從測(cè)量中消除，AD7606x失調(diào)誤差和前端電阻之間的不匹配也不會(huì)消除。

圖 14.啟用片內(nèi)增益校準(zhǔn)時(shí)AD7606B的總誤差。

圖 15.（a） 系統(tǒng)增益誤差與R的函數(shù)關(guān)系濾波器AD7606C-16，帶或不帶使能片內(nèi)增益校準(zhǔn)，（b）片內(nèi)校準(zhǔn)圖特寫。

與AD7606B和AD7606不同，AD7606C-16和AD7606C-18的輸入阻抗典型值為1.2 MΩ。由于輸入阻抗較低，該系列中的這些通用器件可實(shí)現(xiàn)更低的噪聲和更高的SNR性能。另一方面，當(dāng)電阻放置在模擬輸入前面時(shí)，它們具有類似的系統(tǒng)增益誤差。通過啟用片內(nèi)增益校準(zhǔn)，誤差可以再次 大大降低，降至0.03%以下。

綜上所述，增益誤差均由外部前端電阻（R濾波器），片上校準(zhǔn)功能的精度將取決于輸入阻抗（R在），這在每個(gè)設(shè)備內(nèi)部都是已知的。對(duì)于所有三個(gè)泛型，增益誤差與R成線性比例濾波器如果未執(zhí)行校準(zhǔn)，但表 2 顯示了僅三個(gè)給定 R 的比較濾波器值以及它如何保持平坦，與該電阻值無關(guān)。

然后將該實(shí)際數(shù)據(jù)與AD7606B/AD7606C生成部分獲得的理論數(shù)據(jù)進(jìn)行比較。例如，圖16在同一圖中顯示了AD7606C-16上收集的總誤差與R的函數(shù)關(guān)系。濾波器，啟用片上校準(zhǔn)，并在圖13的理論分析中計(jì)算最壞情況誤差。盡管在工作臺(tái)上收集的誤差數(shù)字確實(shí)是TUE（假設(shè)沒有去除偏移或線性誤差），但它們?nèi)匀坏陀诶碚摂?shù)字。這首先表明增益誤差是主要的 對(duì)器件TUE的影響，其次，阻性輸入ADC前面使用的實(shí)際電阻完全在1%的額定容差范圍內(nèi)。

圖 16.AD7606C-16的實(shí)際結(jié)果與理論分析的比較。

在任何情況下，總直流誤差被確認(rèn)保持在FS以下±0.1%，這是許多應(yīng)用的目標(biāo)，無需校準(zhǔn)，只需將放置在前面的電阻值寫入ADC，只要小于65 kΩ±1%，就與其值無關(guān)。

片上校準(zhǔn)與后端校準(zhǔn)（工作臺(tái)結(jié)果）

如理論研究所述，可以在控制器端（MCU，F(xiàn)PGA，DSP）實(shí)現(xiàn)簡(jiǎn)單的校準(zhǔn)系數(shù)。然而，這帶來了兩個(gè)主要缺點(diǎn)：需要額外的控制器資源，以及輸入阻抗器件間變化帶來的誤差。為了展示片上校準(zhǔn)與后端校準(zhǔn)相比的優(yōu)勢(shì)，一系列 的AD7606C-18測(cè)量單元（圖17中被測(cè)單元（UUT）編號(hào)為1至4），假設(shè)輸入阻抗始終為典型值（R在= 1.2 MΩ）。

圖17a所示的UUT #1校準(zhǔn)性能相當(dāng)好，與片上校準(zhǔn)相當(dāng)。這意味著它的實(shí)際輸入阻抗（R在） 非常接近典型值。

UUT #2至#4顯示一定的偏差，這意味著實(shí)際輸入阻抗（R在） 略高于典型值。

片上校準(zhǔn)在所有四個(gè)圖中均以深藍(lán)色顯示，使所有單元的總誤差低于0.03%，并且R濾波器值。

圖 17.四個(gè)AD7606C-18單元的片內(nèi)校準(zhǔn)和后端校準(zhǔn)比較。

在后端控制器中使用校準(zhǔn)系數(shù)不會(huì)考慮PGA的實(shí)際輸入阻抗，這意味著由于器件間的變化而導(dǎo)致校準(zhǔn)后誤差。但是，片內(nèi)校準(zhǔn)在內(nèi)部測(cè)量該輸入阻抗，因此獲得更好的校準(zhǔn)結(jié)果，與R濾波器放在前面和實(shí)際的R在阻抗。這種較低的后校準(zhǔn)誤差，加上無需對(duì)控制器中的每個(gè)ADC數(shù)據(jù)點(diǎn)進(jìn)行后處理（消耗資源）的好處，可實(shí)現(xiàn)更高效、更易于使用和準(zhǔn)確的系統(tǒng)設(shè)計(jì)。

結(jié)論

阻性輸入同步采樣ADC是一個(gè)完整的解決方案，所有信號(hào)鏈模塊都集成在片內(nèi)，提供出色的交流和直流性能，易于使用，允許直接連接傳感器。如某些應(yīng)用所述，在模擬輸入前面需要外部電阻。這些外部電阻會(huì)增加系統(tǒng)精度誤差，從而延長(zhǎng)上市時(shí)間和額外的校準(zhǔn)成本。ADI公司通過AD7606B系列新型阻性輸入ADC解決了這一問題。該解決方案包括更大的輸入阻抗和片內(nèi)校準(zhǔn)功能，可將外部電阻引入的誤差降至最低。

審核編輯：郭婷