作者：Jermaine Lim and Keith Francisco-Tapan

什么是IBIS模型？

IBIS 代表 輸入/輸出緩沖器信息規范。它表示IC供應商提供給其客戶以用于高速設計仿真的器件數字引腳的特性或行為。這些模型使用IBIS開放論壇指定的參數模擬設備的I/O行為，IBIS開放論壇是一個管理和更新IBIS模型規范和標準的行業組織。IBIS模型通過表格電壓-電流和電壓-時間信息使用ASCII文本文件格式。它們不包含專有數據，因為IC原理圖設計信息（例如晶體管尺寸、緩沖器原理圖設計中使用的器件模型參數和電路）不會在模型中顯示。此外，大多數EDA供應商都支持IBIS模型，并且可以在大多數行業范圍內的平臺上運行。

為什么使用IBIS模型？

想象一下，一個IC被測試了，它通過了。然后使用該IC設計電路板，然后立即批準制造。電路板制造后，電路板性能失效，故障是由一些信號完整性問題引起的，這些問題導致串擾、信號過沖/下沖或阻抗不匹配引起的反射。你認為接下來會發生什么？當然，這些板必須重新設計和重新制造。在這一點上，時間被浪費了，成本上升了——這一切都是因為沒有執行一個非常重要的階段：預仿真。在這個階段，系統設計人員在構建電路板之前使用仿真模型來驗證其設計的信號完整性。SPICE和IBIS等仿真模型現已被廣泛開發用于仿真，以幫助系統設計人員在預仿真階段預見信號完整性問題，從而在制造之前解決這些問題。此階段有助于減少電路板在測試期間發生故障的可能性。

歷史

在 1990 年代，隨著個人計算機的日益普及，英特爾開始為其工作頻率高達 33 MHz 的低功耗 ASIC 開發新的 I/O 總線。有必要確保信號完整性不受影響，這激發了IBIS的創建。由 Donald Telian 領導的一個團隊提出了為 I/O 緩沖區創建信息表的想法，并將這些信息用于測試英特爾的主板。很快，它還與客戶分享了這些板材，用于他們的電路板設計，但沒有提供任何專有信息。為了能夠將信息從紙質電子表格可靠地傳輸到客戶的模擬器，英特爾決定與 EDA 供應商和其他計算機制造商合作。IBIS開放論壇的創建是為了幫助標準化基于文本的機器可讀緩沖區信息格式。IBIS 最初稱為英特爾緩沖區信息表，后來更改為 I/O 緩沖區信息規范。IBIS 1.0版本于1993年發布。從那時起，IBIS開放論壇繼續推廣IBIS，提供工具和文檔，并改進標準以增加專業領域的功能。2019年，IBIS版本7.0獲得批準。這表明IBIS正在不斷進步并滿足技術的新需求。?

IBIS模型是如何生成的？

IBIS模型通常對器件的接收器和驅動器緩沖器行為進行建模，而不會泄露專有過程信息。這是通過提取標準IBIS緩沖元素的行為并以表格形式通過V-I和V-t數據表示來實現的。

在生成IBIS模型時，數據收集通常是開發過程的第一步。圖1顯示了生成IBIS模型的三個主要階段。

圖1.IBIS模型生成過程。

數據收集

為IBIS模型收集數據有兩種方法：

模擬方法

這種方法需要訪問器件的設計原理圖、數據手冊和集總RLC封裝寄生效應。

工作臺測量方法

這種方法需要實際單元和/或評估板、數據手冊和集總RLC封裝寄生效應。

圖2顯示了IBIS模型中描述的四個主要元素/組件的圖表。

圖2.IBIS模型關鍵字圖。

連接到引腳的兩個二極管負責在輸入超出工作范圍或功率箝位基準的緩沖器限值（通常為 VDD，以及接地鉗參考，通常為接地或 –VDD，具體取決于其設計操作方式。這些二極管用作ESD箝位保護，并根據需要導通，而上拉和下拉元件負責緩沖器在高電平和低電平狀態下的驅動行為。因此，上拉和下拉數據是在緩沖器處于工作模式時獲取的。

這四個主要元素在模型中以電壓與電流 （V-I） 數據的形式表示，在關鍵字 [功率鉗]、[GND 鉗位]、[上拉] 和 [下拉] 下。I/O緩沖器的開關行為在模型中也以電壓隨時間變化（V-t）數據的形式表示。

電壓-電流行為關鍵字

[電源箝位]表示數字I/O引腳的電源箝位ESD保護二極管在高阻抗狀態下相對于功率箝位基準電壓源的V-I行為。

[GND箝位]表示數字I/O引腳的接地箝位ESD保護二極管在高阻抗狀態下相對于接地箝位基準電壓源的V-I行為。

[上拉]表示I/O緩沖器的上拉元件在驅動高電平時相對于上拉基準電壓源的V-I行為。

[下拉]表示I/O緩沖器的下拉組件在驅動低電平時相對于下拉基準電壓源的V-I行為。

這些關鍵字的數據是在 –V 的建議電壓范圍內獲取的DD至 2 × VDD，以及三個不同的角落：典型、最小和最大。典型角表示緩沖器在標稱電壓、標稱過程和標稱溫度下工作時的行為。最小轉折表示緩沖器在CMOS的最小電壓、最弱工藝和最高工作結溫/BJT的最低工作結溫下工作時的行為。最大轉折表示緩沖器在CMOS的最大電壓、最強工藝和最低工作結溫/BJT的最高工作結溫下工作時的行為。

對于引腳中掃描的每個電壓，測量其相應的電流，從而獲得IBIS規范在緩沖器建模時所需的電壓-電流行為。這四條V-I曲線在三個角處的波形示例如圖3所示。

圖3.（a） 功率鉗位數據、（b） 接地鉗位數據、（c） 上拉數據和 （d） 下拉數據的 V-I 曲線樣本波形。

切換行為

除了V-I數據外，I/O緩沖器的開關行為（以上升（低到高輸出轉換）和下降（從高到低輸出轉換）波形的形式也包含在V-t數據表中。該數據是用連接到輸出的負載測量的。使用的負載通常為50 Ω，以表示典型的傳輸線特性阻抗。此外，最好還是使用輸出緩沖器實際驅動的負載。該負載與系統中使用的傳輸線阻抗有關。例如，如果系統將使用 75 Ω 的走線或傳輸線，則用于獲取 V-t 數據的推薦負載為 75 Ω。

對于標準的推/拉式CMOS，建議在IBIS模型中包括四種類型的V-t數據：

負載以V為基準時的上升波形DD

負載以地為基準時的上升波形

負載以V為基準的下降波形DD

負載以地為基準的下降波形

兩個上升波形包含在模型關鍵字 [上升波形] 下。它描述了I/O緩沖器負載連接到V時的從低到高的輸出轉換DD和地面分別。另一方面，模型關鍵字[下降波形]下的兩個下降波形描述了I/O緩沖器負載也連接到V時從高到低的轉換DD和地面分別。應該注意的是，由于負載連接在輸出端，預計輸出擺幅不會進行完全轉換。與電壓-電流行為一樣，電壓-時間數據也是在三個不同的角落獲取的。這些轉換的示例如圖 4 所示。

圖4.I/O緩沖器開關行為的樣本波形：（a）負載以V為基準的上升波形DD，（b） 負載以地為基準的上升波形，（c） 負載以 V 為基準的下降波形DD，以及 （d） 負載以地為基準的下降波形。

V-t表也是提取斜坡速率值的位置。斜坡速率是電壓從一種狀態切換到另一種狀態的速率，取為上升或下降過渡邊沿的20%至80%。斜坡速率在IBIS模型中以dV/dt比的形式列在[斜坡]關鍵字下，該關鍵字通常顯示在V-t表之后。該值不包括封裝寄生效應的影響，因為它僅代表固有輸出緩沖器的上升時間和下降時間特性。

IBIS模型還包括仿真所依據的一些數據手冊規格，例如工作電壓和溫度范圍、輸入邏輯電壓閾值、時序測試負載值、緩沖電容和引腳配置。它們還包括集總RLC封裝寄生效應，這在數據手冊中找不到，但在高速設計系統的走線仿真時是必不可少的，因為這些寄生效應會給仿真增加負載效應。它們會影響通過傳輸線的信號的完整性。

宜必思格式化

本節介紹構建模型的第二階段，也稱為IBIS格式設置。收集所有必要的數據后，現在可以創建模型。IBIS模型由三個主要部分組成：主頭文件、組件描述和緩沖區模型。

主標頭包含有關模型的一般信息。它指定以下內容：

宜必思版本

模型關鍵字： [宜必思版本]

這是模型的基礎。它告訴模擬器的解析器檢查器文件中預期什么類型的數據;因此，它在確定模型是否通過解析器檢查器方面起著重要作用。

文件名

模型關鍵字： [文件名]

這應該以小寫格式顯示文件的實際名稱，使用正確的文件擴展名 .ibs。

修訂號

模型關鍵字： [文件修訂]

這有助于跟蹤文件的修訂級別。

日期

模型關鍵字： [日期]

這將顯示模型的創建時間。

筆記

模型關鍵字： [注釋]

這是為了客戶對模型的參考，也就是說，如果數據是從仿真或工作臺測量中獲取的。

源

模型關鍵字：[來源]

這告訴模型的來源或模型提供者是誰。

免責聲明

模型關鍵字： [免責聲明]

版權

模型關鍵字： [版權]

請注意，主標題下列出的前三項是必需的。其他項目不是必需的，但最好包括在內，因為它們添加了有關文件的其他詳細信息。

圖5.使用節奏模型完整性的IBIS模型中的示例主頭文件。

IBIS模型的第二部分描述了組件。對于此部分，需要以下數據：

組件名稱

模型關鍵字：[組件]

顧名思義，這是正在建模的設備的名稱。

引腳列表

型號關鍵字：[引腳]

此部件顯示在模型中，至少有三列：引腳編號、引腳名稱和模型名稱。此列表基于數據手冊。它應反映引腳編號和引腳名稱的正確匹配，以避免混淆。同樣重要的是要注意，在IBIS模型中，每個引腳都有一個專用的模型名稱。此型號名稱不一定與數據手冊中注明的引腳名稱相同，因為引腳的型號名稱由模型制造商自行決定。此外，某些引腳可能指向一個型號名稱。具有相同設計原理圖的緩沖器就是這種情況。預計它們將具有相同的行為，因此一組數據足以表示它們。

制造者

型號關鍵字： [制造商]

它標識要建模的組件的制造商。

封裝寄生效應

型號關鍵字：[包裝]

本項目從集總電阻、電感和電容值方面描述元件封裝的電氣特性。如果引腳的 RLC 寄生效應與模型中的引腳列表一起列在 [Pin] 關鍵字下。這提供了更準確的模型，并將覆蓋 [包] 關鍵字下列出的 RLC 值。

圖6.使用踏頻模型完整性的IBIS模型中的示例組件描述。

IBIS模型的第三部分描述了緩沖模型。這是顯示 I/O 緩沖區行為的地方，尤其是其 I-V 和 V-t 數據。它首先使用 [Model] 關鍵字標識模型名稱。型號名稱應與 [Pin] 關鍵字下的第三列中列出的名稱匹配。對于每個緩沖區模型，必須指定參數Model_type。緩沖電容也必須出現在參數C_comp下，以描述從焊盤回看緩沖器時看到的電容。

可以對不同類型的緩沖區進行建模，并且每種緩沖區都適用特殊規則。下面描述了IBIS模型中四種最常見的緩沖器類型及其要求：

輸入緩沖器

模型類型：輸入

此模型類型需要參數 Vinl 和 Vinh 下的輸入邏輯閾值值。如果未定義，模擬器使用的默認值分別為0.8 V和2 V。這些參數可幫助仿真器執行定時計算并檢測信號完整性違規。

圖7.使用節奏模型完整性的輸入緩沖區模型的示例表示。

雙態輸出緩沖器

模型類型：輸出

此模型類型表示始終啟用的輸出緩沖區，驅動高電平或低電平驅動。它包括參數 Vref、Rref、Cref 和 Vmeas 下的時序測試負載值。這些參數不是必需的，但它們在模型中的存在將有助于仿真器執行板級時序計算。

請注意，由于無法禁用這種類型的緩沖器，因此不會列出關鍵字 [電源鉗位參考] 和 [GND 箝位參考]，以及 [電源箝位] 和 [GND 箝位] 的 V-I 表格數據。

圖8.使用節奏模型完整性的雙狀態輸出緩沖區模型的示例表示。

三態輸出緩沖器

型號類型：三態

此模型類型表示輸出緩沖器，該緩沖器不僅表示其高電平和低電平驅動狀態，而且還表示其高阻抗狀態，因為可以禁用這種類型的緩沖器。與輸出模型類型一樣，它還包括參數 Vref、Rref、Cref 和 Vmeas 下的時序測試載荷值。在模型中添加這些將有助于模擬器執行板級時序計算。

圖9.使用節奏模型完整性的三態輸出緩沖區模型的示例表示。

I/O 緩沖區

型號類型：I/O

此模型類型是輸入和輸出緩沖區的組合;因此，要包含在此模型中的參數是Vinl，Vinh，Vref，Rref，Cref和Vmeas。

模型制作者在生成IBIS模型時必須注意這些準則。更多內容可以在IBIS開放論壇網站的IBIS食譜中找到。必須遵循適當的建模指南;否則，模型將無法通過驗證階段。

圖 10.使用節奏模型完整性的 I/O 緩沖區模型的示例表示形式。

模型驗證

驗證IBIS模型分為兩部分：解析器測試和關聯過程。

解析器測試

在構建模型時，最好使用已經具有黃金解析器的軟件，該程序執行語法檢查并根據模型版本的規范驗證所創建IBIS模型的數據匹配。具有此功能的一些軟件是Cadence Model Integrity和Hyperlynx可視化IBIS編輯器。

如果模型通過了解析器測試，這意味著生成的模型遵循標準格式和規范，V-I 數據與 V-t 數據匹配。如果沒有，最好找出導致錯誤的原因。最簡單的可能原因是模型中使用的格式或關鍵字可能不符合IBIS規范 - 這很容易糾正。另一種類型的錯誤是 V-I 和 V-t 數據匹配。發生這種情況時，錯誤可能出在上拉或下拉 V-I 數據或 V-t 數據中。在這種情況下，V-I 數據表示的行為與 V-t 數據表示的行為不匹配。要解決此問題，可能需要重新模擬。但在執行此操作之前，請先查看您在模型中放置的電壓和負載值，并檢查它們是否正確。避免花費更多時間重新仿真，因為錯誤的原因就像錯誤定義的電壓值一樣簡單。

圖 11 和圖 12 分別顯示了一個失敗并通過解析器測試的示例 IBIS 模型。

在圖 11 中，觀察軟件如何標記導致模型在解析器測試期間失敗的錯誤。這使模型制作者可以輕松地在繼續下一個驗證步驟之前更正模型。對于此示例，錯誤是由于用于緩沖區的模型類型造成的。IBIS 規范要求以大寫格式輸入 I/O 模型類型，而在此圖中，使用小寫格式。

圖 11.使用節奏模型完整性對失敗的IBIS模型進行解析器測試。

圖 12 顯示了一個通過解析器測試的模型。請注意，在 Model_type 關鍵字中，I/O 已更改為大寫格式。這解決了錯誤。

請注意，模型只有在通過此階段后才能繼續相關過程。

圖 12.使用節奏模型完整性對通過的IBIS模型進行解析器測試。

關聯過程

因此，有人可能會問，我們如何確保生成的模型的行為與實際零件一樣準確？答案是關聯過程。

IBIS模型有不同的質量水平/相關性：

質量水平	描述
級別 0	通過黃金解析器（伊比施克）
級別 1	按照清單文檔中的定義完成和正確
2a 級	與仿真的相關性
2b 級	與測量的相關性
級別 3	以上所有內容

本文介紹質量等級2a的IBIS模型。通過解析器測試后，將模擬模型，包括添加外部負載的RLC封裝寄生效應的影響。負載通常是數據手冊中通常用于表征I/O緩沖器的時序測試負載值。同樣，零件的設計原理圖將使用相同的設置和載荷進行仿真。兩個仿真的結果將被疊加，以驗證生成的模型是否與基于原理圖的結果的行為相匹配。在另一篇文章中，將使用開源軟件介紹生成IBIS模型的用例。

為什么IBIS模型對您的仿真至關重要

IBIS 模型得到了大多數 EDA 供應商的廣泛支持。它們易于使用且尺寸較小，因此可提供更快的仿真時間。它們不包含專有的工藝和電路信息，這使得大多數半導體供應商能夠隨時向其客戶提供IBIS模型。它們展示了所有這些優勢，同時準確地對器件的 I/O 行為進行了建模。

IBIS模型允許設計人員在進行電路板原型設計或制造之前預見并解決信號完整性問題。這樣做可以讓他們能夠很好地縮短電路板開發周期，從而有助于加快上市時間。

簡而言之，客戶使用IBIS模型是因為在仿真中使用IBIS模型不僅有助于節省成本，還有助于節省設計、調試和從電路板設計中產生收入的時間。

審核編輯：郭婷