在惡劣環境中，外部接口需要電氣隔離，以確保安全性、功能性或提高抗噪性。這包括用于工業測量和控制的數據采集模塊中使用的模擬前端，以及處理節點之間的數字接口。

過去，高達幾Mbs的帶寬足以滿足轉換器接口或工業背板的需求，允許使用光耦合器隔離串行外設接口（SPI）或RS-485等協議。數字隔離器提高了此類隔離接口的安全性、性能和可靠性，并提供集成隔離和I/O。然而，工業 4.0 和物聯網 （IoT） 等趨勢需要更普遍的測量和控制，速度和精度更高，導致對增加帶寬的更大需求。

對電流隔離的需求也在激增，因為這些與物理域的數字交互增加，需要保護電機和電力系統、人類操作員和靜電放電，以及雷擊引起的浪涌等外部因素。精密測量還需要與噪聲源隔離，例如更本地化和微型的電源電路以及高速數字處理。

低壓差分信號 （LVDS） 是一種無處不在的高速接口，適用于更高性能轉換器和高帶寬 FPGA 或 ASIC I/O。由于反相和同相信號之間的相互耦合，差分信號對外部電磁干擾（EMI）具有很高的抗擾度，這也相應地最大限度地減少了LVDS信號產生的任何EMI。為LVDS接口添加隔離提供了一個透明的解決方案，可以插入到現有的信號鏈中，用于高速和精密測量以及控制應用。

今天有哪些選擇？

與光耦合器相比，標準數字隔離器仍然是更快、更可靠、更可靠的解決方案，用于轉換器和處理器接口的電流隔離。然而，支持高速或精密轉換器的典型LVDS數據速率為數百Mbs，而最快的標準數字隔離器支持高達150 Mbps。

為了支持更高帶寬的隔離，系統設計人員（到目前為止）已轉向定制設計密集型解決方案，例如使用變壓器或電容器的解串或分立解決方案。這些增加了成本和設計時間，反序列化甚至可能需要一個額外的簡單FPGA來執行該功能。變壓器和電容器需要對LVDS信號進行仔細的信號調理，因此應用和數據速率特定的解決方案需要交流平衡編碼。另一種解決方案是使用光纖通信鏈路，但由于成本和復雜性的增加，這更適合多千兆位要求。高速隔離的一系列選項如圖1所示，價值主張（取決于設計的難易程度和成本）與實現的最大速度進行了對比。

圖1.隔離器實現與隔離器速度的價值主張。

相比之下，如圖2所示，ADI公司推出了一系列嵌入式LVDS隔離器：ADN4650/ADN4651/ADN4652，采用i耦合器技術，工作速率高達600 Mbps。除了符合 TIA/EIA-644-A LVDS 標準的 I/O 外，完整的隔離器信號鏈采用全差分，實現了高抗擾度和低輻射解決方案。提供兩個隔離LVDS通道，一個發送和一個接收（ADN4651，反之亦然）或兩個發送或接收（ADN4650）。內部高速電路工作電壓為2.5 V，在工業系統中可能不作為電源軌存在，因此提供內部低壓差穩壓器（LDO）（如圖3所示），即使在采用3.3 V電源供電時，也能使用單個寬體SOIC解決方案。?

圖2.ADN4651 600 Mbps LVDS隔離器框圖

圖3.ADN4651的眼圖和直方圖。

這些新型LVDS隔離器是否是一種即插即用型解決方案？

為了保證這些LVDS隔離器可以插入轉換器至處理器接口或工作速率高達600 Mbps的處理器內鏈路，ADN465x系列具有超低抖動的精密時序。這一點很重要，因為在600 Mbps時，單位間隔（UI，例如位時間）僅為1.6 ns，因此邊緣的任何抖動仍必須留出足夠的時間讓接收組件對位進行采樣。假設誤碼率為1×10，ADN465x的典型總抖動為70 ps，或600 Mbps時UI的<5%-12.

如何量化抖動

觀察抖動的最基本方法是使用差分探頭測量LVDS信號對，并在上升沿和下降沿觸發，示波器設置為無限持久性。這意味著從高到低和從低到高的轉換是疊加的，允許測量交越點。交越器的寬度對應于迄今為止測量的峰峰值抖動或時間間隔誤差（TIE）（比較圖3所示的眼圖和直方圖）。一些抖動是由隨機源（如熱噪聲）引起的，這種隨機抖動（RJ）意味著示波器上的峰峰值抖動受運行時間的限制;直方圖上的尾部將隨著運行時間的增加而增大。

相比之下，確定性抖動 （DJ） 的來源是有界的，例如脈沖偏斜引起的抖動、數據速率相關抖動 （DDJ） 和碼間干擾 （ISI）。脈沖偏斜是由于高到低和從低到高的傳播延遲之間的差異引起的。這通過偏移交越來可視化，在0 V時，兩個邊沿被分開（很容易從圖3直方圖中的分離中看出）。DDJ產生于工作頻率上傳播延遲的差異，而ISI產生于先前的轉換頻率對電流轉換的影響（邊沿時序通常在1秒或0秒后與1010模式不同）。

為了完全估計給定誤碼率（TJ@BER）的總抖動，可以根據測量中對TIE分布的模型擬合來計算RJ和DJ。其中一個模型是雙狄拉克模型，它假設高斯隨機分布與對偶狄拉克增量函數（對應于確定性抖動的兩個狄拉克增量函數之間的分離）卷積。對于具有顯著確定性抖動的 TIE 分布，分布將在視覺上近似于此模型。一個復雜的問題是，一些確定性抖動會導致高斯分量，這意味著雙狄拉克可以低估確定性抖動并高估隨機抖動。但是，兩者相結合仍可準確估計給定誤碼率的總抖動。

RJ 被指定為來自建模高斯分布的一西格瑪均方根值，這意味著要推斷更長的運行長度（低 BER），只需選擇適當的多西格瑪以沿著分布的尾部移動足夠遠（14 西格瑪表示 1×10-12位錯誤）。然后添加 DJ 以提供TJ@BER估計值。對于信號鏈中的多個元件，無需添加多個TJ值（這會高估抖動），RJ值可以幾何相加，DJ值代數求和，從而對完整的信號鏈進行更合理的完整TJ@BER估計。

ADN4651的RJ、DJ和TJ@BER均單獨指定，根據對多個單元的統計分析，為每個器件提供最大值，以保證這些抖動值在整個電源、溫度和工藝范圍內。

不同的LVDS接口如何依賴于精確的數據轉換？

典型的接收器可以承受10%或20%的抖動，因此使用ADN465x隔離外部LVDS端口允許工業背板通過電纜安全地在PLC和I/O模塊之間擴展。最大電纜距離將取決于允許的數據速率、電纜結構和連接器類型，但在較低的數據速率（例如使用高速連接器和適當的屏蔽雙絞線電纜時為 200 Mbps）下，可能會有幾米的電纜。

模數轉換器（ADC）接口通常利用LVDS的源同步數據傳輸。這意味著LVDS時鐘與其他LVDS通道上的一個或多個數據位流并行傳輸。ADN4650的通道間和器件間偏斜較低，分別為≤300 ps和≤500 ps。這些偏斜值指定了多個通道上從高到低（或從低到高）傳播延遲之間的最大差值，這是所有ADN4650器件在電源、溫度和工藝方面的統計保證。≤100 ps 的低脈沖偏斜允許在上升和下降時鐘沿上計時數據時實現時鐘同步，以實現雙倍數據速率 （DDR），某些轉換器用于增加輸出帶寬。

為了成功完全隔離使用外部時鐘源的模擬前端，可能需要隔離ADC采樣時鐘，例如，一組多個數據采集通道，所有時鐘都在一起。這對任何隔離器都提出了挑戰，因為時鐘上的任何抖動都會直接增加孔徑抖動，從而降低測量質量。與時鐘源一樣，用于時鐘分配的LVDS信號鏈組件（如扇出緩沖器）通常會將此抖動指定為附加相位抖動。這意味著將輸入時鐘的相位噪聲與輸出時鐘的相位噪聲進行比較，其差值在相關頻率范圍內進行積分 - 12 kHz至20 MHz是常見的。ADN465x系列本質上是具有集成隔離的LVDS緩沖器，因此在分析對ADC采樣的影響時也采用相同的視角。通過使用ADN465x時，通過確保僅376 fs的典型附加相位抖動，即使添加電流隔離也可以保持原始測量質量，特別是因為增加隔離可以消除處理器側數字電路的噪聲。

基準電壓源電路CN-0388中的18位、5 MSPS、SAR ADC驗證了600 Mbps的無差錯傳輸、與300 MHz時鐘同步以及隔離采樣時鐘時的完整ADC性能和分辨率（如圖4所示）。現有的ADC評估平臺在ADC電路板和高速SDP-H1評估平臺之間隔離，使用透明隔離模擬前端的中介層。該軟件保持不變，使用精密模擬源根據數據手冊規格進行評估時，確認其性能與非隔離平臺相同。

圖4.用于AD7960和SDP-H1的ADN4651隔離電路。

還有哪些應用可以使用LVDS隔離？

隔離式模擬前端或隔離式工業背板是說明隔離LVDS提供的機會的兩個有用的應用示例，但該技術還有許多其他應用。平板顯示器的視頻信號通常使用LVDS信號，HDMI信號使用類似的差分信號，共模邏輯（CML）。這些通常不需要隔離，但對于某些應用，例如醫學成像或工業PC中的外部顯示端口，電流隔離可以分別保護人員或設備。

審核編輯：郭婷