作者：Derrick Hartmann 和 Michal Brychta

HART（高速可尋址遠(yuǎn)程傳感器）協(xié)議允許通過(guò)傳統(tǒng)的模擬 4 mA 至 20 mA 電流環(huán)路進(jìn)行雙向 1.2 kHz/2.2 kHz FSK（頻移鍵控）調(diào)制數(shù)字通信。這允許對(duì)傳感器/執(zhí)行器進(jìn)行詢(xún)問(wèn)，并在設(shè)備安裝、監(jiān)控和維護(hù)期間提供顯著優(yōu)勢(shì)。HART為使用便攜式輔助設(shè)備詢(xún)問(wèn)傳感器/執(zhí)行器的維護(hù)人員提供了好處，但要充分發(fā)揮HART帶來(lái)的所有好處，傳感器/執(zhí)行器必須連接到具有HART支持的電流輸入或輸出的控制系統(tǒng)。本文將重點(diǎn)介紹支持HART的電流輸入，以及在已經(jīng)空間受限的4 mA至20 mA輸入設(shè)計(jì)中添加HART功能的相關(guān)挑戰(zhàn)。

首先，讓我們關(guān)注HART FSK發(fā)送電路。圖1顯示了HART FSK發(fā)射電路的傳統(tǒng)方法，在討論該電路之后，我們將展示改進(jìn)的電路設(shè)計(jì)，從而節(jié)省空間和成本。

圖1.傳統(tǒng)的HART FSK發(fā)射電路。

在圖 1 中，R意義將4 mA至20 mA信號(hào)轉(zhuǎn)換為1 V至5 V信號(hào)，由ADC讀取。HART FSK 發(fā)射電路交流電通過(guò) C1 將 ±500 mV HART FSK 信號(hào)耦合到 4 mA 至 20 mA 環(huán)路。這些信號(hào)是正弦或梯形波形。在HART調(diào)制解調(diào)器的輸出端需要一個(gè)具有足夠驅(qū)動(dòng)強(qiáng)度的良好緩沖器，因?yàn)镽意義代表低阻抗，電流環(huán)路布線(xiàn)上也可能有相當(dāng)大的電容。當(dāng)HART不傳輸時(shí)，緩沖器輸出會(huì)向環(huán)路提供低阻抗，這可能會(huì)損害4 mA至20 mA信號(hào)。因此，開(kāi)關(guān)（SW1）與緩沖器輸出串聯(lián)使用，以便在不傳輸時(shí)提供高阻抗。

SW1開(kāi)路時(shí)，4 mA至20 mA環(huán)路可在1 V至5 V之間擺動(dòng)。由于這種變化是交流耦合到SW1的，因此開(kāi)關(guān)的輸入電壓可能高達(dá)±4 V。因此，開(kāi)關(guān)需要±5 V或更高的雙極性電源，或者可以使用光電開(kāi)關(guān)。三態(tài)緩沖器是另一種選擇，但同樣，該緩沖器需要雙極性電源。另一種選擇是使用變壓器隔離。考慮到HART信號(hào)頻率，將需要音頻變壓器，這可能體積龐大，并且占用大量電路板面積。

圖2顯示了改進(jìn)的HART FSK發(fā)射電路設(shè)計(jì)，該設(shè)計(jì)在減少空間和成本方面具有優(yōu)勢(shì)。在本電路中，AD5700 HART調(diào)制解調(diào)器具有足夠的驅(qū)動(dòng)強(qiáng)度，無(wú)需外部緩沖器即可將±500 mV FSK信號(hào)直接驅(qū)動(dòng)到電流環(huán)路上。

圖2.改進(jìn)了HART FSK發(fā)射電路。

調(diào)制解調(diào)器不傳輸時(shí)，AD5700的FSK輸出偏置至0.75 V，阻抗為70 kΩ。R2和R3提供更強(qiáng)的0.75 V偏置，交流阻抗為R2和R3 = 1.7 kΩ。由該1.7 kΩ和C1組成的高通濾波器可確保最差情況下的4 mA至20 mA輸入信號(hào)，該信號(hào)在200 Ω R范圍內(nèi)為25 Hz時(shí)為±16 mA意義，僅導(dǎo)致HART調(diào)制解調(diào)器FSK輸出被驅(qū)動(dòng)至0 V至1.5 V之間。這意味著整個(gè)輸入可以采用低至1.62 V的單極性電源供電，其中1.62 V是HART調(diào)制解調(diào)器的最小電源。

另一個(gè)考慮因素是輸入阻抗，應(yīng)大于230 Ω。為了確保足夠大的輸入阻抗，250 Ω輸入電阻被分成50 Ω和200 Ω。交流輸入阻抗為 R1 + （R意義||R2 ||R3） ≈ 230 Ω。如果需要，可以通過(guò)增加0.75偏置電阻R2和R3的值來(lái)增加該阻抗。FSK發(fā)射路徑中額外的50 Ω將在一定程度上衰減FSK信號(hào)，但電壓仍將滿(mǎn)足HART規(guī)范的要求。

當(dāng)電流環(huán)路擺動(dòng)時(shí)，會(huì)有一些電流流過(guò)C1、R2和R3。必須確保這不會(huì)顯著影響4 mA至20 mA模擬信號(hào)。將 0.1% 視為可接受的誤差貢獻(xiàn)<等于 7 個(gè)時(shí)間常數(shù) （τ）。所以 7τ = 7 × R × C = 7 × （R2 ||R3） × C1 = 30 毫秒。4 mA至20 mA模擬信號(hào)限制為25 Hz，相當(dāng)于40 ms周期。由于這比7個(gè)時(shí)間常數(shù)長(zhǎng)，這意味著額外的電流測(cè)量誤差將始終<0.1%。

這種改進(jìn)的電路（如圖2所示）消除了對(duì)緩沖器和開(kāi)關(guān)的需求，也消除了對(duì)雙極性電源的需求。與傳統(tǒng)的HART FSK發(fā)射電路相比，這三個(gè)因素為系統(tǒng)節(jié)省了大量空間和成本。

HART FSK輸入的電路如圖3所示。這提供了一個(gè)帶通濾波器來(lái)抑制低頻模擬信號(hào)，并提供對(duì)高頻干擾源的抗擾度。所示濾波器專(zhuān)為AD5700量身定制，因不同的HART調(diào)制解調(diào)器而異。該帶通濾波器的一個(gè)特點(diǎn)是R1提供的150 kΩ輸入阻抗，可提供固有的高水平瞬態(tài)事件保護(hù)。

圖3.哈特FSK輸入。

用于4 mA至20 mA電流測(cè)量的電路如圖4所示。200 Ω精度 R意義電阻將4 mA至20 mA信號(hào)轉(zhuǎn)換為0.8 V至4 V信號(hào)，由ADC轉(zhuǎn)換。接下來(lái)是雙極點(diǎn)低通濾波器R2、C1、R3、C2，以抑制HART FSK信號(hào)。然后將該信號(hào)饋送到ADC進(jìn)行轉(zhuǎn)換。

圖4.電流測(cè)量電路。

本文中描述的電路已經(jīng)過(guò)構(gòu)建和測(cè)試，可用作具有HART兼容性的PLC/DCS四通道電壓和電流輸入的參考電路—CN0364。本文中描述的電路在該板上完全實(shí)現(xiàn)，另外一個(gè)原因是該板還支持在四個(gè)輸入通道之間多路復(fù)用HART。為了測(cè)試相關(guān)通道，F(xiàn)SK發(fā)射開(kāi)關(guān)可以保持開(kāi)路或閉合狀態(tài)，當(dāng)保持開(kāi)路時(shí)，電路將與圖2中的電路相同。此參考設(shè)計(jì)的文檔可在 www.analog.com/CN0364 免費(fèi)獲得，硬件也可購(gòu)買(mǎi)。

本文概述了如何為啟用HART的模擬輸入實(shí)現(xiàn)硬件。它還展示了使用AD5700 HART調(diào)制解調(diào)器改進(jìn)的HART FSK發(fā)送電路。這種改進(jìn)的電路無(wú)需任何外部緩沖器或開(kāi)關(guān)，從而節(jié)省了電路板空間和成本。它還消除了對(duì)雙極性電源的需求，從而節(jié)省了空間、成本和電源復(fù)雜性。

審核編輯：郭婷