連續時間?-Σ (CTDS) 模數轉換器 (ADC) 是音頻系統、電話聽筒和移動電子產品的首選架構。這種ADC架構可實現高效集成、減少信號鏈和低功耗等優勢。當高動態范圍和功率效率是主要要求時,CTDS ADC的性能優于其他類別的ADC,但其他類型的ADC(如流水線ADC)由于其轉換寬帶模擬輸入信號的能力,一直是蜂窩通信基礎設施系統的主流選擇。
ADI公司最近推出的技術突破現在允許CTDS ADC以非常高的頻率對寬帶信號進行數字化處理。這克服了以前的限制,還使CTDS ADC引入的寬帶系統具有顯著的系統級優勢,使其在低頻應用中普遍存在。
本文介紹了此類最新創新的實現。特別是討論了模擬前端,包括其核心的寬帶CTDS帶通ADC,用于通信和儀器儀表系統中高頻信號的數字化和下變頻。嵌入式帶通ADC不需要外部抗混疊濾波器和驅動放大器/緩沖器,從而大大減少了信號鏈的元件數量和功耗,并放寬了其整體規格。此外,還集成了片上可編程數字濾波和下變頻,為設計人員提供了完整且易于使用的解決方案。
連續時間?-Σ (CTDS) 模數轉換器1多年來,模數級架構一直是從高性能音頻到蜂窩手機RF前端等廣泛應用的首選,因為與其他類型的ADC相比具有許多優勢。好處包括更高的集成便利性和低功耗,而且可能更重要的是,因為使用CTDS可以解決許多重要的系統級問題。由于許多技術缺陷,CTDS的使用以前僅限于相對較低的頻率/帶寬和較低的動態范圍。因此,高性能奈奎斯特速率轉換器,如流水線和逐次逼近型ADC,一直是高性能/高頻數字化應用的主流解決方案。
然而,ADI公司推出的技術突破克服了許多先前的限制。因此,使基于CTDS的高速ADC能夠實現更高的性能規格、強干擾源下的穩定性、可編程的頻率響應,進而能夠解決蜂窩基礎設施系統和選定的高性能儀器應用中的許多重要信號處理問題。
為了更好地理解這一點,讓我們考慮一個用于通信系統的經典外差接收信號鏈。采用主流開關電容奈奎斯特速率、高速ADC的傳統方案如圖1(a)所示。在這里,混頻器產生的中頻(IF)信號需要緩沖,并可能使用驅動放大器進行放大。奈奎斯特ADC還需要抗混疊濾波器(AAF),有時由表面聲波(SAW)濾波器或多極分立SMD濾波器實現。最后,所需的IF無線電信號到達ADC。其輸出以高采樣速率fs(fs/2遠大于中心/IF頻率)計時,通過通信數字ASIC進一步處理(濾波并下變頻為基帶)。
圖1.通信系統的經典外差接收信號鏈,使用(a)具有奈奎斯特速率開關電容ADC的傳統方案和(b)使用連續時間?-Σ ADC。
使用CTDS時,相同的處理鏈大大簡化,如圖1(b)所示。由于CTDS具有阻性輸入,因此可以直接由混頻器驅動,不需要驅動放大器。此外,CTDS的內核包括一個CT模擬濾波器,該濾波器隱式執行AAF功能,因此可以取消2使用輸入 SAW/SMD 分立濾波器。此外,CTDS還可以具有帶通濾波器頻率特性(實際測量示例見圖2),可調諧到以所需的IF輸入頻率為中心,并具有顯著的帶外衰減。這種通帶經過過采樣、數字化,然后被數字抽取并下變頻為基帶,并以比圖1(a)低得多的數據速率(和更低的功耗)提供給數字ASIC。
圖2.來自帶通CTDS的實驗數字化輸出(藍色實線),輸入單音為1 GHz,帶寬設置為75 MHz,中心頻率為1 GHz,噪聲帶寬為366.2 kHz。?-Σ頻率將轉換量化噪聲塑造為目標通帶內的低電平(較高的動態范圍),而帶外功率較高。帶通頻率特性的陷波在上圖中清晰可見(以1 GHz和75 MHz寬為中心)。疊加的紅色虛線表示相應的信號傳輸特性,在所需的輸入頻帶上具有明顯的平坦度。下圖顯示了75 MHz寬帶內放大的細節。后者隨后以非常高的選擇性進行數字濾波(完全抑制帶外內容,包括較高的本底噪聲、任何帶外失真以及75 MHz寬帶左右兩側的帶外阻塞信號),并在CTDS輸出端返回之前下變頻為基帶。
上述系統級簡化是CTDS與其他高速ADC架構之間基本架構差異的直接結果。
這種簡化的額外好處是巨大的。在圖1(a)中,驅動放大器的功耗可能與ADC本身相當,同時影響鏈路的整體噪聲系數。圖 1(a) 中的 AAF 不容易集成。此外,需要為每種IF(和頻率規劃)選擇和特定信號鏈實現選擇合適的新濾波器。經驗豐富的系統設計人員知道,濾波器的實現通常非常耗時,因為由于與奈奎斯特ADC前端采樣電路的非線性相互作用,具有相同濾波器功能的不同元件選擇會導致線性度性能大不相同。相反,在圖1(b)中,去掉了AAF濾波器,前端采樣電路被CTDS的良性電阻輸入取代,濾波功能由CTDS執行,其頻率特性在ADI公司的技術中實現了數字編程。因此,相同的CTDS可以在多個信號鏈中互換使用,并以數字方式調諧到所需的頻率和帶寬,從而大大簡化和加速整個平臺開發過程。毋庸置疑,對于相同的功能和性能,圖1(b)中的信號鏈具有比圖1(a)中更低的功耗和更小的外形尺寸。
ADI公司的AD6676提供了該技術的實例,其功能框圖如圖3所示。后者是一個集成的IF數字化子系統,嵌入了一個具有非常高瞬時動態范圍的可調諧帶通CTDS,以及數字濾波和下變頻功能、自動增益控制支持、集成時鐘合成器和JESD204B串行輸出接口。通帶的中心頻率(IF)可以在70 MHz和450 MHz之間進行數字調諧,其帶寬可以編程為20 MHz和160 MHz之間,并具有不同的帶內噪聲頻譜密度。
圖3.ADI公司AD6676的功能框圖。
該器件的性能如其數據手冊所示,適用于各種寬帶蜂窩基礎設施設備和中繼器、點對點微波設備、頻譜分析儀、通信儀器和許多其他功能。
結論
當使用連續時間?-Σ ADC時,可以實現重要的信號鏈簡化和性能優化,以及更高的系統設計靈活性和減少開發工作量。這些架構的一些優勢以前使它們在各種低功耗和移動應用中很常見。得益于最近多項IC技術的突破,CTDS現在還能夠滿足許多通信基礎設施和儀器儀表系統嚴格的ADC高動態性能要求,同時在存在強帶內和帶外干擾源的情況下保持穩定運行。嵌入帶通CTDS高速轉換器的IF子系統具有可編程中心頻率(IF)和帶寬,結合數字下變頻和濾波后處理后端級以及其他集成功能,為軟件無線電應用提供了非常靈活和強大的解決方案。此外,它還進一步消除了主流ADC技術規定的許多額外的信號調理模塊,從而降低了整體系統電平,提高了靈活性,并優化了信號鏈的性能。
審核編輯:郭婷
-
轉換器
+關注
關注
27文章
8748瀏覽量
148152 -
濾波器
+關注
關注
161文章
7870瀏覽量
179048 -
adc
+關注
關注
99文章
6536瀏覽量
545868
發布評論請先 登錄
相關推薦
超寬帶系統中ADC前端匹配網絡設計
![超<b class='flag-5'>寬帶</b>系統中<b class='flag-5'>ADC</b><b class='flag-5'>前端</b>匹配網絡設計](https://file1.elecfans.com//web2/M00/A6/5F/wKgZomUMPUCAfSmDAAAPX2wYlKo295.jpg)
高速ADC模擬輸入架構類型詳解
如何設計直流到寬帶的高速模擬信號鏈?
全方面的了解超寬帶信號高速采集記錄回放系統
高速ADC模擬輸入架構類型介紹
用于寬帶通信ASIC的ADC
![用于<b class='flag-5'>寬帶</b>通信ASIC的<b class='flag-5'>ADC</b>](https://file.elecfans.com//web2/M00/40/AC/pYYBAGJzLbKADXOEAAAgE6uBdV8745.png)
基于連續時間、?-Σ高速ADC的寬帶模擬前端可降低功耗
![基<b class='flag-5'>于連續</b><b class='flag-5'>時間</b>、?-Σ<b class='flag-5'>高速</b><b class='flag-5'>ADC</b>的<b class='flag-5'>寬帶</b><b class='flag-5'>模擬</b><b class='flag-5'>前端</b>可降低功耗](https://file.elecfans.com//web2/M00/94/6F/poYBAGP9rgqAf4aLAACbr-ZgdYo499.png)
評論