本應(yīng)用筆記解釋了如何計(jì)算DS31256 HDLC控制器的總線帶寬。顯示了實(shí)驗(yàn)室測試示例。總線利用率計(jì)算器電子表格已解釋，可應(yīng)要求提供。

概述

DS31256 HDLC控制器訪問PCI總線，在發(fā)送和接收HDLC數(shù)據(jù)包時(shí)獲取和存儲這些數(shù)據(jù)包。本應(yīng)用筆記解釋了如何計(jì)算DS31256正常工作所需的可用總線帶寬。本應(yīng)用筆記中使用的術(shù)語將在一開始就定義。

根據(jù)本應(yīng)用筆記中提供的信息，用戶可以修改計(jì)算器電子表格中的數(shù)字（可根據(jù)要求提供），以適應(yīng)其特定應(yīng)用。

巴士訪問的類型

DS31256或主機(jī)執(zhí)行四種類型的總線訪問，以支持DS31256中的直接存儲器訪問（DMA）。在下面的描述中，變量 D 定義為數(shù)據(jù)周期數(shù)，變量 R 定義為由于 RAM 訪問延遲而需要的總線周期數(shù)。

訪問類型 1：DMA 從主機(jī) RAM 突發(fā)讀取

從主機(jī) RAM 讀取 DMA 突發(fā)時(shí)所需的總線周期總數(shù)為 [3+R+D]。該公式由圖1和表2推導(dǎo)出來。

圖1.DS31256 PCI總線讀取

訪問類型 2：DMA 對主機(jī) RAM 的突發(fā)寫入

DMA 突發(fā)寫入主機(jī) RAM 時(shí)所需的總線周期總數(shù)為 [2+R+D]。該公式由圖2和表3推導(dǎo)而來。

圖2.DS31256 PCI總線寫入周期

訪問類型3：由主機(jī)寫入DS31256

主機(jī)寫入DS31256時(shí)所需的總線周期總數(shù)為7。

訪問類型4：主機(jī)讀取DS31256

主機(jī)從DS31256讀取數(shù)據(jù)時(shí)所需的總線周期總數(shù)為7。

注意：對于訪問類型3和4，7周期訪問是DS31256固有的，不能更改。

每個(gè)數(shù)據(jù)包所需的總線周期數(shù)

要計(jì)算總線利用率，必須知道所需的總線周期數(shù)。為了獲得這個(gè)數(shù)字，做了幾個(gè)假設(shè)，并在表4中列出。圖 3 顯示了主機(jī)和 DMA 對于接收或傳輸?shù)拿總€(gè)數(shù)據(jù)包將遵循的標(biāo)準(zhǔn)序列。從圖3中，可以創(chuàng)建一個(gè)公式來計(jì)算每個(gè)數(shù)據(jù)包所需的平均總線周期數(shù)，即變量C。

傳輸側(cè)

發(fā)送端周期 = 讀掛起隊(duì)列 + 寫水平描述符鏈 + 讀描述符 + 從主機(jī)內(nèi)存讀取數(shù)據(jù)包 + 寫完成隊(duì)列 + 讀/寫寄存器。

Ct = [（3 + R + 12）/12] + [2 + R + 1] + [3 + R + 4] + [（P/4） + （3 + R）X] + [（2 + R + 6）/6] + [4（7/B）]

接收端

接收端周期 = 讀取空閑隊(duì)列 + 將數(shù)據(jù)包寫入主機(jī)內(nèi)存 + 寫入描述符 + 寫入完成隊(duì)列 + 讀/寫寄存器。

Cr = [（3 + R + 24）/12] + [（P/4） + （2 + R）X] + [2 + R + 3] + [（2 + R + 6）/6] + [4（7/B）]

總公式

Ct + Cr = 21.16 + 3.5R + 0.5P + （5 + 2R）X + 56/B

圖3.每個(gè)數(shù)據(jù)包的總線周期流程圖。

筆記：

12 個(gè)描述符 x 1 個(gè)雙字 = 12 個(gè)傳輸掛起隊(duì)列描述符雙字

數(shù)據(jù)包數(shù)據(jù)（以字節(jié)為單位）= 4 字節(jié)/數(shù)據(jù)周期

6 個(gè)描述符 x 1 個(gè)雙字 = 6 個(gè)傳輸完成隊(duì)列描述符雙字

圖3.（續(xù)）

筆記：

12 個(gè)描述符 x 2 個(gè)雙字 = 24 個(gè)接收自由隊(duì)列描述符雙字

數(shù)據(jù)包數(shù)據(jù)（以字節(jié)為單位）= 4 字節(jié)/數(shù)據(jù)周期

6 個(gè)描述符 x 1 個(gè)雙字 = 6 個(gè)接收完成隊(duì)列描述符雙字

PCI 總線利用率

總線利用率定義為DS31256每秒所需的總線周期數(shù)除以每秒可用的總線周期總數(shù)。可以針對特定的 HDLC 配置和流量負(fù)載計(jì)算總線利用率。計(jì)算假設(shè)PCI總線時(shí)鐘速率為33MHz（33，000，000Hz），并且使用一個(gè)DS31256。以下是 PCI 總線利用率的詳細(xì)計(jì)算。

公式 1：

公式2：

筆記：

例子

PCI總線利用率實(shí)驗(yàn)室測試是為了表征DS31256的PCI總線利用率。假設(shè)所有傳入和傳出數(shù)據(jù)包的長度均為 56 字節(jié) （P = 56）。結(jié)果總結(jié)在表5中。可根據(jù)要求提供計(jì)算總線利用率的電子表格（如表 6 所示）。（請聯(lián)系模擬技術(shù)支持團(tuán)隊(duì))

注意：

其中 1024 個(gè)塊是 FIFO 大小，F(xiàn)IFO 高水位線和低水位線設(shè)置為 50%。

結(jié)論

本應(yīng)用筆記解釋了如何計(jì)算DS31256在給定應(yīng)用中所需的總線帶寬。提供了一些實(shí)驗(yàn)室測試示例。可根據(jù)要求提供用于執(zhí)行計(jì)算的電子表格。

審核編輯：郭婷