本文介紹了一種用于高端GPS接收器的硅雙極ASIC設計，該設計提供參考頻率和IF輸出，以便跟蹤GLONASS衛星。3.2mm2接收器在-2°C至+7°C溫度范圍內工作在40.85V的最小電源電壓。它具有4dB噪聲系數（包括RF濾波器），總片內增益為130dB，IIP3為-31dBm。

RF/IF硅雙極ASIC，ROCIII（片上接收器）旨在為針對專業市場的一系列GPS/GLONASS產品提供接收器解決方案。這些應用包括蜂窩基站的同步（高抗阻塞性）和具有亞厘米精度（低幅度和相位噪聲）的測量級接收器。ROCIII在一次設計通過后就取得了成功的性能，現已投入生產。ASIC 封裝在板載芯片 （COB） 模塊中，這些模塊還包含額外的無源元件和控制環路。每個 COB 模塊都針對一組特定的應用，其優點是作為堅固的組件，可以使用標準的表面貼裝制造技術直接放置在數字主板上。

ROCIIII的簡化原理圖，嵌入在GPS/GLONASS芯模塊中，如圖1所示。1.91mm x 1.71mm ASIC采用Maxim GST-2硅雙極工藝設計，標題Ft為27GHz。它采用 2.7V 至 3.3V 的電源電壓工作，吸收 53mA 的直流電流。工作溫度范圍為 -40° 至 +85°C。 表3包含每個級和整個接收器的增益、噪聲系數和折合到輸入端的IP3（IIP1）信息。接收器采用雙下變頻方案，具有良好的頻率選擇性和高圖像響應衰減，可能會影響帶外干擾性能。另一個優點是通過RF之間的增益分配提供額外的穩定性裕量，1圣IF 和 2德·IF頻率，特別是考慮到標稱AGC條件下的總片內工作增益為130dB。1圣LO輻射也很低，這對于多個接收器系統很重要。

圖1.嵌入在GPS/GLONASS芯模塊中的ROCIII的簡化原理圖。

接收器的一個關鍵特性是，它結合了良好的線性度和高電平RF增益，可實現高選擇性但高插入損耗的SAW器件，作為1圣中頻濾波器。該濾波器提供高度接近載波的干擾裕量，并充當有效的 3RD訂購互調。產品截止點。圖2包含ROCIII COB模塊與專為C / A代碼軍事應用設計的GPS接收器相比，干擾功率接近載波的曲線。高達40dB的改進非常顯著。兩個接收器在 940 和 1840MHz 的主蜂窩發射頻段提供相似的阻塞性能。請注意，帶內干擾功率受DSP中載波跟蹤環路帶寬的限制。接收器GPS條的頻率響應包含在圖3中，是通過將RF輸入頻率從1570.42MHz掃描到1580.42MHz并記錄GPS 2獲得的。德·中頻輸出。

圖2.ROCIII模塊和商用接收器的接近載波干擾功率的比較。

圖3.接收器GPS條的掃描頻率響應，Y軸上的相對刻度。

ROCIII捕獲的頻率規劃以20MHz的低成本基準工作，RF=1575.42MHz，1圣IF=135.42MHz， 2德·IF=15.42MHz。ROCIII 頻率合成器提供 90MHz 的單獨輸出，用作外部低成本 GLONASS IF 模塊的參考。該模塊基于兩個商用IC，一個VHF下變頻器和一個雙模預分頻器。該模塊內的額外分頻（f/160）提供0.5625MHz的PLL比較頻率，該頻率正好等于GLONASS信道間距，因此允許該單元選擇各種GLONASS衛星。VHF下變頻器通過中頻濾波器由ROCIII射頻混頻器輸出驅動。

LNA 采用 2 級分流/串聯反饋拓撲，無需外部匹配。直流電源通過連接到輸出端口的 l/4 帶狀線供電，電路自偏置。圖4顯示了目標頻帶和三個Vcc電平下的噪聲系數圖。表1中詳述的實測性能與Maxim基于SPICE的模擬設計系統（ADS）的仿真結果進行了很好的比較，仿真結果為增益=18.5dB、NF=2.4dB和IIP3=-13.9dBm。

圖4.ROCIII LNA在三個Vcc值下的噪聲系數隨頻率變化。

RF下變頻器基于雙平衡吉爾伯特電池，低阻抗差分對提供LO驅動。吉爾伯特單元和LO驅動均通過經典排列進行PTAT偏置。兩級的偏置電流都經過優化，以最小化噪聲系數，最大化IP3并最大化增益。RF輸入通過有損匹配技術進行外部匹配。該電路的典型源是用作鏡像抑制濾波器的單端50Ω RF SAW電路。中頻輸出通過低輸出阻抗發射極跟隨器提供，適合直接驅動135MHz中頻聲波。故意失配通過衰減三重傳輸響應，將SAW的群延遲失真保持在可接受的水平內。表1未涉及電路性能的一個方面是混頻器RF輸入時的LO功率= -49dBm（相當于40dB LO至RF隔離）。

IF下變頻器具有前置放大器和具有PTAT偏置的吉爾伯特單元型拓撲。該電路經過優化，可提供高水平的轉換增益和良好的噪聲系數。采用100Ω差分輸入端接電阻（片外）來最小化SAW群延遲失真。該電路的中等IIP3值-28dBm綽綽有余，因為前1圣中頻聲波 （2.8MHz）。

可變增益放大器補償接收器總增益變化，以確保傳遞到3電平數字化儀的噪聲信號始終處于正確的電平，以實現最佳編碼。結合DSP，VGA還實現了自適應數字化閾值方案，有助于減輕帶內干擾信號。該電路的有用增益控制范圍大于60dB，最大增益電平為18dB。絕對增益電平、增益范圍和增益斜率均已針對溫度和電源變化進行了補償。增益控制輸入在施加到VGA電流轉向內核之前由控制信號補償放大器處理。該補償放大器基于多tanh雙峰輸入級，可提供非常線性的增益斜率。固定增益放大器電路提供 40dB 的差分、直流耦合增益，可在進入壓縮之前提供接近 1V 的單端擺幅。它設計用于驅動單獨的數字化儀或配套的數字ASIC（設計中）。為了確保在整個溫度范圍內提供總擺幅，最終輸出級偏置自一個源，該源在溫度而不是PTAT上提供恒定電流。

L波段VCO的核心基于通用集電極Clapp拓撲，具有平方根PTAT偏置和從基節點提取信號。該電路針對低噪聲、高信號擺幅（無不對稱削波）和最大諧振器負載 Q 進行了優化。信號被饋送到兩個限幅放大器結構，這些結構設計用于在整個溫度范圍內提供恒定的信號擺幅。該電路采用外部繞線電感器和變容二極管工作。圖5包含VCO諧振器端口的反射系數隨溫度和電源電壓的倒數曲線。100kHz偏移時的相位噪聲為-103dBc/Hz，使用同軸陶瓷諧振器可將該數字提高5dB。

圖5.諧振器端口在 -40、23 和 85°C 時的反射系數倒數。 每個軌跡還包括Vcc=2.7、3.0和3.3V測量。

頻率合成器接受來自振蕩器差分數字緩沖器的輸出，并將頻率從1.44GHz分頻至120MHz，用于2德·LO，相位頻率檢波器（PFD）為20MHz，GLONASS基準輸出為90MHz。它基于傳統的電流模式邏輯技術，始終使用差分信號。分頻塊的布置，確保2德·LO驅動具有最小的占空比失真，因此IF下變頻器的雙平衡特性下降最小。PFD中的復位功能使用單端電路來抑制時鐘線。該技術允許在整個溫度范圍內工作在低至 2.7V 的電源電壓。

ROCIII包含一個基于帶隙單元的模擬偏置電路，該電路為各種片上電路提供基準電壓和電流。數字偏置電路為數字單元提供單獨的基準電壓，確保在整個工作溫度范圍內具有恒定的邏輯電平擺幅。ASIC采用六條獨立的Vcc和接地線，每條線都有一個相關的基板區域，以最大限度地提高電路之間的隔離度。所有電源均在片外獨立去耦，所有焊盤均具有ESD保護。ROCIII芯片通過導電環氧樹脂連接到COB模塊上具有多個接地通孔的金閃光焊盤上，以幫助電路隔離。

審核編輯：郭婷