基本概念：

觸發(fā)—時(shí)鐘脈沖邊沿作用下的狀態(tài)刷新稱為觸發(fā)。

觸發(fā)器—具有觸發(fā)功能的存儲(chǔ)單元稱為觸發(fā)器。

觸發(fā)器分類—主從觸發(fā)器、維持-阻塞觸發(fā)器、延遲觸發(fā)器。

觸發(fā)器的現(xiàn)態(tài)和次態(tài)

現(xiàn)態(tài)：觸發(fā)器在有效信號(hào)作用前的狀態(tài)。Qn或Q

次態(tài)：觸發(fā)器在有效信號(hào)作用后的狀態(tài)。Qn+1

觸發(fā)器的功能描述

功能表 ( 特性表、真值表）、狀態(tài)圖、特性方程（邏輯函數(shù)表達(dá)式）、時(shí)序圖（波形圖）

觸發(fā)器的電路結(jié)構(gòu)與工作原理

主從D觸發(fā)器：

1、電路結(jié)構(gòu)：

由兩個(gè)結(jié)構(gòu)相同D鎖存器組成：主鎖存器與從鎖存器。

TG1和TG4的工作狀態(tài)相同；TG2和TG3的工作狀態(tài)相同。

2、工作原理：

CP=0時(shí):

/C=1，C=0，

TG1導(dǎo)通，TG2斷開——輸入信號(hào)D 送入主鎖存器。Q'跟隨D端的狀態(tài)變化，使Q'=D。

TG3斷開，TG4導(dǎo)通——從鎖存器維持在原來的狀態(tài)不變。

CP=1時(shí):

/C=0，C=1，

TG1斷開，TG2導(dǎo)通——輸入信號(hào)D不能 送入主鎖存器。主鎖存器維持原態(tài)不變。

TG3開導(dǎo)通，TG4斷——從鎖存器Q￠的信號(hào)送Q端。

觸發(fā)器的狀態(tài)僅僅取決于CP信號(hào)上升沿到達(dá)前瞬間的D信號(hào) .

3. 波形圖:

在波形圖時(shí)，應(yīng)注意以下兩點(diǎn)：

（1）觸發(fā)器的觸發(fā)翻轉(zhuǎn)發(fā)生在CP的上升沿。

（2）判斷觸發(fā)器次態(tài)的依據(jù)是CP上升沿前一瞬間輸入端D的狀態(tài)。

主D觸發(fā)器波形圖

4. 典型集成電路：

74HC/HCT74 中D觸發(fā)器的邏輯圖：

邏輯圖

74HC/HCT74的功能表：

具有直接置1、直接置0，正邊沿觸發(fā)的D功能觸發(fā)器

功能表

維持-阻塞觸發(fā)器：

1. 電路結(jié)構(gòu)：

由3個(gè)基本SR觸發(fā)器組成

2.工作原理：

CP=0時(shí)：

CP:0 -->1時(shí)：

在CP脈沖的上升沿，觸法器按此前的D信號(hào)刷新

工作原理

CP=1時(shí)：

D信號(hào)不影響 /S ,/R的狀態(tài)，Q的狀態(tài)不變

在CP脈沖的上升沿到來瞬間使觸發(fā)器的狀態(tài)變化

CP=1

3. 典型集成電路-----74LS74

傳輸延遲觸發(fā)器：

觸發(fā)器的動(dòng)態(tài)特性

動(dòng)態(tài)特性反映其觸發(fā)器對(duì)輸入信號(hào)和時(shí)鐘信號(hào)間的時(shí)間要求，以及輸出狀態(tài)對(duì)時(shí)鐘信號(hào)響應(yīng)的延遲時(shí)間。

建立時(shí)間tSU ：保證與D 相關(guān)的電路建立起穩(wěn)定的狀態(tài)，使觸發(fā)器狀態(tài)得到正確的轉(zhuǎn)換。

保持時(shí)間tH ：保證D狀態(tài)可靠地傳送到Q。

觸發(fā)脈沖寬度tW ：保證內(nèi)部各門正確翻轉(zhuǎn)。

傳輸延遲時(shí)間tPLH和tPHL ：時(shí)鐘脈沖CP上升沿至輸出端新狀態(tài)穩(wěn)定建立起來的時(shí)間。

最高觸發(fā)頻率fcmax ：觸發(fā)器內(nèi)部都要完成一系列動(dòng)作，需 要一定的時(shí)間延遲，所以對(duì)于CP

最高工作頻率有一個(gè)限制。

觸發(fā)器的功能

觸發(fā)器的邏輯功能：

S—R鎖存器: 保持、置1、置0

D觸發(fā)器（數(shù)據(jù)鎖存）: 置1、置0

JK觸發(fā)器：保持、置1、置0、翻轉(zhuǎn)

觸發(fā)器: 保持、翻轉(zhuǎn)

D觸發(fā)器功能的轉(zhuǎn)換

1、 D 觸發(fā)器構(gòu)成 J K 觸發(fā)器

D觸發(fā)器構(gòu)成的JK觸發(fā)器

2、D 觸發(fā)器構(gòu)成 T 觸發(fā)器

下面看例題：

總結(jié)：

1.鎖存器和觸發(fā)器都是具有存儲(chǔ)功能的邏輯電路，是構(gòu)成時(shí)序電路的基本邏輯單元。每個(gè)鎖存器或觸發(fā)器都能存儲(chǔ)1位二值信息。

2.鎖存器是對(duì)脈沖電平敏感的電路，它們?cè)谝欢娖阶饔孟赂淖儬顟B(tài)。

3.觸發(fā)器是對(duì)時(shí)鐘脈沖邊沿敏感的電路，它們?cè)跁r(shí)鐘脈沖的上升沿或下降沿作用下改變狀態(tài)。

4.觸發(fā)器按邏輯功能分類有D觸發(fā)器、JK觸發(fā)器、T（T’）觸發(fā)器和SR觸發(fā)器。它們的功能可用特性表、特性方程、狀態(tài)圖和波形圖來描述。觸發(fā)器的電路結(jié)構(gòu)與邏輯功能沒有必然聯(lián)系

5.鎖存器和觸發(fā)器的異同點(diǎn)

共同點(diǎn)：

具有0 和1兩個(gè)穩(wěn)定狀態(tài)，一旦狀態(tài)被確定，就能自行保持。一個(gè)鎖存器或觸發(fā)器能存儲(chǔ)一位二進(jìn)制碼。

不同點(diǎn)：

鎖存器---對(duì)脈沖電平敏感的存儲(chǔ)電路，在特定輸入脈沖電平作用下改變狀態(tài)。

觸發(fā)器---對(duì)脈沖邊沿敏感的存儲(chǔ)電路，在時(shí)鐘脈沖的上升沿或下降沿的變化瞬間改變狀態(tài)。