在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

基于28nm工藝制程的7系列FPGA

FPGA技術驛站 ? 來源:FPGA技術驛站 ? 2023-03-03 09:46 ? 次閱讀

全局時鐘管腳

7系列FPGA是基于28nm工藝制程。在7系列FPGA中,每個輸入/輸出區域(I/O Bank)包含50個輸入/輸出管腳,其中有4對(8個)全局時鐘管腳,稱之為CCIO(Clock-capable IO)。每對CCIO包含一個P端和一個N端,用于構成差分IO,從而使得輸入時鐘支持差分時鐘。如果外部時鐘是單端時鐘,則需要連接到CCIO的P端。

此時,相應的N端只能用作通用IO,而不能再當作另一個全局單端時鐘管腳。在這4對CCIO中,有2對MRCC(Multi-regionClock-capable),2對SRCC(Single-region Clock-capable)。當它們未被當作時鐘管腳使用時,可用作通用IO。

時鐘緩沖器

7系列FPGA中的時鐘緩沖器分為全局時鐘緩沖器(GlobalClock Buffer)和區域時鐘緩沖器(Regional Clock Buffer)。全局時鐘緩沖器是指由BUFGCTRL配置成的BUFG、BUFGCE、BUFGMUX和BUFGMUX_CTRL。7系列FPGA有32個全局時鐘緩沖器。這32個全局時鐘緩沖器位于全局時鐘列,不屬于任何時鐘區域(ClockRegion)。

其中有16個位于全局時鐘列的上側,另外16個位于全局時鐘列的下側,如下圖所示。圖中XmYn是時鐘區域坐標,每個時鐘區域的高度為50個CLB(Configurable Logic Block),寬度為整個芯片寬度的一半。同時,還可以看到全局時鐘列位于芯片的中心位置,垂直時鐘布線資源也位于此。水平時鐘布線資源則位于每個時鐘區域水平方向的中心位置。

cc4a0572-b8ec-11ed-bfe3-dac502259ad0.png

之所以稱之為全局時鐘緩沖器是因為它們輸出的時鐘可經全局時鐘樹(GlobalClock Tree)到達FPGA內部邏輯以及輸入/輸出邏輯(指ILOGIC和OLOGIC,位于輸入/輸出區域)的時鐘端口,而其輸入時鐘可來自于與之同側的MRCC、SRCC、CMT(時鐘管理帶,Clock Management Tile,一個CMT包含一個MMCM和一個PLL)、BUFG或高速收發器的輸出時鐘RXOUTCLK/TCOUTCLK,如下圖所示。

cc58ed30-b8ec-11ed-bfe3-dac502259ad0.png

區域緩沖器也稱之為局部緩沖器,包括BUFH、BUFIO、BUFR和BUFMR。之所以稱之為區域緩沖器是因為它們輸出的時鐘經區域時鐘樹(RegionalClock Tree)之后可到達特定區域內的邏輯的時鐘端口。區域緩沖器隸屬于時鐘區域。每個時鐘區域包括12個BUFH、4個BUFIO、4個BUFR和2個BUFMR,如下圖所示。

cc6990fe-b8ec-11ed-bfe3-dac502259ad0.png

BUFH的輸入時鐘可來自于與之同一時鐘區域或相鄰水平時鐘區域內的MRCC、SRCC、CMT、BUFG或高速收發器的輸出時鐘RXOUTCLK/TCOUTCLK。

BUFH的輸出可連接到CMT的時鐘端口或本時鐘區域內BUFG可到達的時鐘端口,如下圖所示。相比于BUFG,BUFH具有更低的功耗,同時輸出時鐘抖動更小。此外,BUFH還可配置為帶時鐘使能的BUFHCE,從而實現門控時鐘功能。

cc800492-b8ec-11ed-bfe3-dac502259ad0.png

BUFIO和BUFR的輸入時鐘均可來自于與之同一時鐘區域內的MRCC、SRCC、MMCM的輸出時鐘CLKOUT0~CLKOUT3、MMCM的輸出反饋時鐘CLKFBOUT或BUFMR。

BUFIO的輸出時鐘只能驅動ILOGIC和OLOGIC。BUFR的輸出時鐘可驅動CMT或與之同一時鐘區域內的邏輯資源,包括ILOGIC和OLOGIC,如下圖所示。此外,BUFR還具備分頻功能,可支持的分頻因子為1~8(包含1和8)的整數。

cc94a262-b8ec-11ed-bfe3-dac502259ad0.png

應用案例

我們看一個應用案例。在源同步設計中,我們可能用到ISERDES/OSERDES。這兩個模塊都有CLK/CLKDIV。其中CLKDIV由CLK分頻得到。

由于二者均在IOB里,所以可以用BUFIO驅動時鐘CLK,借助BUFR的分頻功能生成CLKDIV。如果ISERDES/OSERDES在多個IOB內,那么就需要BUFMR,因為BUFR只能驅動所在Bank的資源,如下圖所示。時鐘由MRCC管腳進入,連接BUFMR。

ccacbaa0-b8ec-11ed-bfe3-dac502259ad0.png?






審核編輯:劉清

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1643

    文章

    21969

    瀏覽量

    614272
  • 收發器
    +關注

    關注

    10

    文章

    3658

    瀏覽量

    107411
  • 時鐘緩沖器
    +關注

    關注

    2

    文章

    142

    瀏覽量

    51250
  • pll
    pll
    +關注

    關注

    6

    文章

    884

    瀏覽量

    136055
  • CMT
    CMT
    +關注

    關注

    0

    文章

    16

    瀏覽量

    10904

原文標題:時鐘資源(1):7系列FPGA

文章出處:【微信號:Lauren_FPGA,微信公眾號:FPGA技術驛站】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦
    熱點推薦

    面向低成本及中端應用的28nm FPGA

    低成本和中端應用對于成本和功耗等因素的考量素來嚴謹,Altera新發布的28nm器件系列產品將為這類應用提供理想選擇,最新的Cyclone V FPGA和Arria V FPGA
    發表于 01-26 08:59 ?875次閱讀

    令人側目的Altera 28nm FPGA芯片?

    本帖最后由 ycq654263138 于 2012-9-21 16:34 編輯   電子發燒友網訊:Altera公司 28nm FPGA系列芯片共包括三大系列:Stratix V
    發表于 09-21 13:49

    如何利用28nm高端FPGA實現功耗和性能的平衡?

     從工藝選擇到設計直至投產,設計人員關注的重點是以盡可能低的功耗獲得最佳性能。Altera在功耗和性能上的不斷創新,那其28nm高端FPGA如何實現功耗和性能的平衡?具體有何優勢? 
    發表于 09-17 08:18

    請問C2000系列產品的制程是45nm還是28nm

    請問工程師,C2000系列產品的制程是45nm還是28nm?同一款新片可能采用不同的制程生產嗎?
    發表于 06-17 14:41

    臺積電年中將為Altera試產28nm制程FPGA芯片

    臺積電年中將為Altera試產28nm制程FPGA芯片  據業者透露,臺積電公司將于今年中期開始為Altera公司生產28nm制程
    發表于 02-05 10:21 ?701次閱讀

    28nm Stratix V FPGA突破帶寬瓶頸

    28nm Stratix V FPGA突破帶寬瓶頸 Altera公司的最新28nm Stratix V FPGA正是為滿足高帶寬應用設計要求而推出。 移動互聯網、高清視頻、軍事、醫療
    發表于 05-10 17:52 ?829次閱讀

    降低賽靈思28nm 7系列FPGA的功耗

    本白皮書介紹了有關賽靈思 28 nm 7 系列 FPGA 功耗的幾個方面,其中包括臺積電 28nm
    發表于 03-07 14:43 ?41次下載
    降低賽靈思<b class='flag-5'>28nm</b> <b class='flag-5'>7</b><b class='flag-5'>系列</b><b class='flag-5'>FPGA</b>的功耗

    賽靈思28nm系列的里程碑–首批Artix-7 FPGA出貨

    賽靈思首批Artix?-7 FPGA 系列產品正式出貨。隨著首批Artix-7 A100T器件面向客戶開始供貨,意味著賽靈思所有7
    發表于 07-20 12:14 ?2161次閱讀
    賽靈思<b class='flag-5'>28nm</b><b class='flag-5'>系列</b>的里程碑–首批Artix-<b class='flag-5'>7</b> <b class='flag-5'>FPGA</b>出貨

    Cyclone V系列28nm FPGA:市場功耗最低、成本最低

    Cyclone V FPGA簡介 Altera公司的28nm Cyclone V FPGA器件是目前市場上功耗最低、成本最低的28nm FPGA
    發表于 09-04 13:44 ?2544次閱讀

    Chipworks拆解基于臺積電28nm HPL工藝的賽靈思Kintex

    Chipworks制程分析室的研究人員對使用臺積電28nm HPL制程工藝(基于gatelast HKMG技術)制作的賽靈思Kintex-7
    發表于 02-11 06:39 ?3446次閱讀

    超越--賽靈思7系列28nm FPGA產品發布會

    超越--賽靈思7系列28nm FPGA產品發布會
    的頭像 發表于 06-05 13:45 ?4178次閱讀

    紫光推出Logos-2系列,采用28nm CMOS工藝制程

    紫光同創強勢推出Logos-2系列高性價比FPGA第一款產品PG2L100H及其全套自主軟件和IP方案。該系列產品采用28nm CMOS工藝
    的頭像 發表于 03-18 16:25 ?4621次閱讀

    半導體制程發展:28nm向3nm的“大躍進”

    雖然高端市場會被 7nm、10nm以及14nm/16nm工藝占據,但40nm
    的頭像 發表于 10-15 11:18 ?5546次閱讀

    Omdia 研究報告,28nm 將在未來 5 年成為半導體應用的長節點制程工藝

    12 月 3 日消息 據 Omdia 研究報告,28nm 將在未來 5 年成為半導體應用的長節點制程工藝。 在摩爾定律的指引下,集成電路的線寬不斷縮小,基本上是按每兩年縮小至原尺寸的 70% 的步伐
    的頭像 發表于 12-03 17:02 ?2973次閱讀

    復旦微去年上半年28nm工藝制程FPGA的毛利率水平分別為98.48%和99.6%

    集微網消息,日前,復旦微在回復上交所問詢函中表示,公司28nm大規模億門級FPGA產品于2019年初開始量產。2019年和2020年1-6月,公司28nm工藝
    的頭像 發表于 01-11 18:06 ?2784次閱讀
    主站蜘蛛池模板: 国产成人精品一区二区仙踪林 | 1024国产高清精品推荐 | 又黄又粗暴的120秒免费gif视频 | 天天怕夜夜怕狠狠怕 | 性精品| 日韩艹 | 中日韩一级片 | 色综合久久综合欧美综合网 | 噜噜噜色网 | 九九热视频免费在线观看 | 色色色色色色色色色色色色色色 | 猛操在线 | 在线视频播放大全 | 亚洲无线码一区在线观看 | 卡2卡三卡四卡精品公司 | 国产精品午夜寂寞视频 | 99久久久免费精品免费 | 狠狠色丁香婷婷综合小时婷婷 | 性做久久久久久久 | 理论片午午伦夜理片影院99 | 美女被免费网站视频在线 | 天天操天天舔天天干 | 呦交小u女国产秘密入口 | 亚洲一区二区三区在线网站 | 美女黄18以下禁止观看的网站 | 欧美污网站 | 波多野结衣在线网址 | 永久免费在线观看视频 | 中文天堂最新版在线精品 | 成人a大片高清在线观看 | 天天视频入口 | 国产成人一区二区在线不卡 | 黄色a级免费 | 在线97| 永久在线观看视频 | 午夜影院美女 | 国产综合13p | 女人被两根一起进3p在线观看 | 俄罗斯毛片基地 | 日本黄色免费网站 | 国产精品天天在线 |