在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

如何通過NoC從Versal?應用處理單元(APU)訪問AXI BRAM呢?

FPGA技術江湖 ? 來源:XILINX開發者社區 ? 2023-03-13 10:23 ? 次閱讀

Versal

Versal 架構將“Scalar Engine”(標量引擎)、“Adaptable Engine”(自適應引擎)和“Intelligent Engine”(智能引擎)這三種不同類型的引擎與豐富的連接和通信功能以及片上網絡 (NoC) 有機結合,從而支持實現覆蓋整個器件的無縫式存儲器映射訪問。

智能引擎包括:

SIMD VLIW AI 引擎,適用于自適應推斷和高級信號處理計算

DSP 引擎,適用于定點運算、浮點運算和復雜的 MAC 運算。

自適應引擎將可編程邏輯塊與存儲器有機結合,它具備專為應對高計算密度需求而設計的架構。

標量引擎包括 Arm Cortex-A72 和 Cortex-R5 處理器,支持計算密集型任務。

片上網絡 (NoC)

片上網絡 (NoC) 是一個 AXI 互連網絡,用于在可編程邏輯 (PL)、處理器系統 (PS) 和其它硬核塊中的 IP 端點之間共享數據。

此基礎架構覆蓋整個器件,基于專有的切換開關形成高速集成的數據路徑。

模塊框圖

280f288c-bf9c-11ed-bfe3-dac502259ad0.png

Vivado 步驟

步驟 1:

以 VCK190 評估板為目標創建工程,并在 IP integrator 內創建塊設計。

步驟 2:

添加 versal_cips IP (Control, Interfaces and Processing System),并運行塊自動化設置。在設置中配置 NoC 的存儲器控制器 (DDR4),并將 PL 時鐘和 PL 復位的數量配置為 1。

2830b4f2-bf9c-11ed-bfe3-dac502259ad0.png

步驟 3:

雙擊打開 NoC IP,在“General”(常規)選項卡中進行以下設置:

Number of AXI Master Interfaces(AXI 主接口數)= 1

Number of AXI Clocks(AXI 時鐘數)= 7

284e606a-bf9c-11ed-bfe3-dac502259ad0.png

步驟 4:

轉至“Connectivity”(連接)選項卡,檢查 S0xAXI 與 M00_AXI 之間的連接,然后單擊“OK”(確定)。

286ba210-bf9c-11ed-bfe3-dac502259ad0.png

步驟 5:

將 AXI BRAM 添加到塊設計中,單擊“Run Connection Automation”(運行自動連接),然后選中 pl_clk0 作為從接口的時鐘源。

2888bb2a-bf9c-11ed-bfe3-dac502259ad0.png

步驟 6:

再次運行“Run Connection Automation”,配置 ext_reset_in接口。

28a81b14-bf9c-11ed-bfe3-dac502259ad0.png

步驟 7:

運行“validation”(確認)步驟,確認成功后,檢查“Address Editor”(地址編輯器)選項卡。

28c55a44-bf9c-11ed-bfe3-dac502259ad0.png

步驟 8:

為 BD 創建頂層文件,運行綜合與實現,然后生成器件鏡像。

步驟 9:

導出硬件設計以獲取 XSA 文件。

Vitis 步驟

步驟 1:

在 Vitis 中創建新的應用工程,然后切換至“Create a new platform from hardware”(基于硬件創建新平臺)選項卡。

單擊“+”,選擇從 Vivado 導出的 XSA 文件。

28efc694-bf9c-11ed-bfe3-dac502259ad0.png

步驟 2:

提供工程名稱,并選擇處理器。

29045172-bf9c-11ed-bfe3-dac502259ad0.png

步驟 3:

選擇 Hello World 模板,然后單擊“Finish”(完成)。

292476a0-bf9c-11ed-bfe3-dac502259ad0.png

代碼修改

創建完應用工程后,在 main.c 中修改代碼對 AXI BRAM進行讀寫。

Xil_Out64 函數用于將數據寫入 64 位地址,而Xil_In32 函數則用于地址中讀取 32 位數據。

示例:

寫入數據 API

Xil_Out64(bram_address_write,write_data);

讀取數據 API

read_data=Xil_In32(bram_address_read);

代碼快照:

2953da8a-bf9c-11ed-bfe3-dac502259ad0.png

運行設計

連接到VCK190 評估板,并設置啟動模式為 JTAG 啟動模式,然后運行應用。

控制臺輸出示例:

297b24f0-bf9c-11ed-bfe3-dac502259ad0.png






審核編輯:劉清

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • dsp
    dsp
    +關注

    關注

    555

    文章

    8144

    瀏覽量

    355337
  • 存儲器
    +關注

    關注

    38

    文章

    7637

    瀏覽量

    166453
  • APU
    APU
    +關注

    關注

    0

    文章

    142

    瀏覽量

    24013
  • NoC
    NoC
    +關注

    關注

    0

    文章

    39

    瀏覽量

    11893
  • BRAM
    +關注

    關注

    0

    文章

    41

    瀏覽量

    11238

原文標題:在 Versal 中通過 NoC 從 PS-APU 對 AXI BRAM 執行基本讀寫操作

文章出處:【微信號:HXSLH1010101010,微信公眾號:FPGA技術江湖】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦
    熱點推薦

    AMD Versal AI Edge自適應計算加速平臺之PL通過NoC讀寫DDR4實驗(4)

    Versal的DDR4是通過NoC訪問,因此需要添加NoC IP進行配置。
    的頭像 發表于 03-22 17:18 ?3806次閱讀
    AMD <b class='flag-5'>Versal</b> AI Edge自適應計算加速平臺之PL<b class='flag-5'>通過</b><b class='flag-5'>NoC</b>讀寫DDR4實驗(4)

    如何在不使用DDR內存控制器的情況下設計FPGA BRAM大容量存儲單元

    計算機上看不到任何大容量存儲單元。甚至,我嘗試通過將它們連接到不同的AXI總線來使用DDR和BRAM,將微型M_AXI_IC和M_
    發表于 04-04 15:10

    怎么使用AXI CDMAOCM/DDR寫入BRAM

    可以Zynq上運行的Linux控制的額外IP。我要做的就是將一些配置數據寫入PL中的BRAM。要做到這一點,根據我在其他地方得到的建議,我提出了一個axi_cdma。所以CDMA有一個
    發表于 04-19 07:50

    如何使用pcie鏈接外部處理訪問bram?

    嗨,我能夠在我們的定制板上連接到virtex 7 fpga。我的塊級設計具有用于pcie的軸橋作為終點和axi bram。但我無法使用pcie鏈接外部處理
    發表于 04-22 09:31

    請問如何通過MicroBlaze訪問BRAM

    嗨,大家好,我正在研究Vivado 2014.4,Xilinx KC705。我需要通過Microblaze讀取存儲在BRAM(coe文件)中的數據進行計算。我是微博閱讀部分的新手。有人可以建議我
    發表于 05-20 08:38

    利用NoC資源解決FPGA內部數據交換的瓶頸

    的基礎上進行擴展,增加到 8 個 AXI4 總線主設備連接到 8 個 AXI4 總線設備,同時加上了跨時鐘域邏輯。為了進行對比,我們用另外一個設計,目的還是用這 8 個讀寫模塊去訪問
    發表于 09-07 15:25

    如何利用NoC資源去支撐FPGA中的創新設計

    ;不同的是,這次我們將8個讀寫模塊連接到Achronix的Speedster7t FPGA器件的2D NoC上,然后通過2D NoC訪問8個GDDR6通道。如圖2所示:首先,我們
    發表于 10-20 09:54

    應用角度詳解什么是AXI

    本節介紹的AXI是個什么東西,它其實不屬于Zynq,不屬于Xilinx,而是屬于ARM。它是ARM最新的總線接口,以前叫做AMBA,3.0以后就稱為AXI了。 書上講的
    的頭像 發表于 07-13 07:08 ?1.2w次閱讀
    <b class='flag-5'>從</b>應用角度詳解什么是<b class='flag-5'>AXI</b>

    用處理器芯片行業科普

    APU市場概述APU(應用處理器)概述APU定義APU(Application Processor Unit),又名應
    發表于 01-25 19:55 ?1次下載
    應<b class='flag-5'>用處理</b>器芯片行業科普

    加速處理單元 (APU) 革命

    CPU 和 GPU 以 APU 的形式組合,適用于 AI 和 ML 等非顯示應用。 加速處理單元 (APU) 將計算機中央處理
    發表于 07-30 15:04 ?999次閱讀

    MicroBlaze大內部存儲器(AXI BRAM)設計

    MicroBlaze可以使用AXI BRAM存放數據和指令。有些客戶軟件很大,需要把AXI BRAM的空間做到最大。AXI
    的頭像 發表于 08-02 10:09 ?3646次閱讀
    MicroBlaze大內部存儲器(<b class='flag-5'>AXI</b> <b class='flag-5'>BRAM</b>)設計

    Versal通過NoCPS-APUAXI BRAM執行基本讀寫操作

    本篇博文旨在演示如何通過 NoC Versal用處理單元 (
    的頭像 發表于 11-09 10:24 ?858次閱讀

    如何通過NoC Versal用處理單元訪問AXI BRAM

    Versal 架構將“Scalar Engine”(標量引擎)、“Adaptable Engine”(自適應引擎)和“Intelligent Engine”(智能引擎)這三種不同類型的引擎與豐富的連接和通信功能以及片上網絡 (NoC) 有機結合,從而支持實現覆蓋整個器件的
    的頭像 發表于 11-11 09:09 ?855次閱讀

    如何通過NoCVersal用處理單元(APU)訪問AXI BRAM

    Versal 架構將“Scalar Engine”(標量引擎)、“Adaptable Engine”(自適應引擎)和“Intelligent Engine”(智能引擎)這三種不同類型的引擎與豐富的連接和通信功能以及片上網絡 (NoC) 有機結合,從而支持實現覆蓋整個器件的
    的頭像 發表于 11-11 09:10 ?896次閱讀

    Versal CPM AXI Bridge模式的地址轉換

    Versal 系列的 DMA axi bridge 模式可以在 PL 的 QDMA IP 或者在 CPM(The integrated block for PCIe Rev. 4.0
    的頭像 發表于 05-10 09:47 ?2255次閱讀
    <b class='flag-5'>Versal</b> CPM <b class='flag-5'>AXI</b> Bridge模式的地址轉換
    主站蜘蛛池模板: 欧美精品啪啪 | 波多野结衣久久国产精品 | 91寡妇天天综合久久影院 | 奇米7777| 手机看片国产精品 | 久久毛片视频 | 国产香蕉在线精彩视频 | 一区二区三区视频免费观看 | 一区二区三区四区在线视频 | 成人男女啪啪免费观看网站 | 中文字幕在线二区 | 大喷水吹潮magnet | 午夜爽| 午夜影院免费体验 | 狠狠干狠狠干狠狠干 | 丁香婷婷九月 | 狼人射综合| 免费人成网站永久 | 国产成人a | 49pao强力免费打造在线高清 | 久久男人网 | 草草影院ccyy国产日本欧美 | re久久 | 毛片在线不卡 | 人人看人人澡 | 久久综合狠狠综合久久 | 欧美色图 亚洲 | 日本欧美一区二区 | 欧美高清在线观看视频 | 午夜宅男在线 | 国产精品欧美激情在线播放 | 中文字幕一区二区三区有限公司 | 国产在线h| 亚洲无吗在线视频 | 男男宿舍高h炒肉bl 男男污肉高h坐便器调教 | 看屁屁www视频免费观看 | 9久热久re爱免费精品视频 | 亚州黄色网址 | 天天视频天天爽 | 欧美 变态 另类 人妖班 | 婷婷综合五月天 |