如圖所示

在一些IO電平不匹配的情況，需要用到電平轉(zhuǎn)換電路。 特別如I2C總線上，主芯片和多個外設(shè)直接，較常遇到電源域電壓不一致的情況。

如圖所示，是典型電路，分析如下：

正向，左到右：

1，當(dāng)SDA_M(Master端)輸出為高電平，此時MOS管的Vgs=0，MOS管不導(dǎo)通，SDA_S(Slave)線被電阻上拉到5V;

2，當(dāng)SDA_M輸出為低電平，此時MOS管的Vgs=3.3V(大于導(dǎo)通電壓)，MOS管導(dǎo)通，SDA_S通過MOS管被拉低到低電平;

反向，右到左：

1，當(dāng)SDA_S輸出為高電平，此時MOS管的Vgs=0，MOS管不導(dǎo)通，SDA_M線被電阻上拉到3.3V;

2，當(dāng)SDA_S輸出為低電平，初始時MOS管的Vgs=0V，MOS管不導(dǎo)通;

但是因為SDA_S是低，MOS管的體二極管會將SDA_M拉低，此時Vgs=3.3V，MOS管導(dǎo)通，SDA_M通過MOS管被進(jìn)一步拉低到低電平;

不應(yīng)存在兩邊同時輸出的情況。

要注意Vgs的選取(現(xiàn)在較多應(yīng)用是3.3V/1.8V間的電平轉(zhuǎn)換)。

仿真所用電路如下，VG1模擬輸出一個1kHz的方波，作為輸出端，是3.3V IO電平。

MOS T1右側(cè)是5V IO電平，MOS T2右側(cè)是3.3V IO電平，此處用兩套電路來模擬相互轉(zhuǎn)換。

R1是3.3V輸出端的上拉，R2是5V IO端的上拉，R3是右側(cè)3.3V輸出端的上拉。