例解說(shuō):
發(fā)送一路
當(dāng)LV連接器的TXI-1為3V3高電平信號(hào)(LV排針接3V3,HV排針接5V)時(shí),Q1 mos管的柵極和源極之間的壓降為0V(TXI-1與LV排針之間的電壓),此時(shí)Q1 mos管不導(dǎo)通,TXO-1被R3電阻拉高,輸出5V高電平。
當(dāng)LV連接器的TXI-1為0V低電平信號(hào)(LV排針接3V3,HV排針接5V)時(shí),Q1 mos管的柵極和源極之間的壓降為3V3(TXI-1與LV排針之間的電壓),此時(shí)Q1 mos管導(dǎo)通,TXO-1與TXI-1電平相等,輸出0V低電平。
當(dāng)HV連接器的TXO-1為5V高電平信號(hào)(LV排針接3V3,HV排針接5V)時(shí),Q1 mos管的柵極和源極之間的壓降為0V(TXI-1與LV排針之間的電壓),此時(shí)Q1 mos管不導(dǎo)通,TXI-1被R1電阻拉高,輸出3V3高電平。
當(dāng)HV連接器的TXO-1為0V低電平信號(hào)(LV排針接3V3,HV排針接5V)時(shí),Q1 mos管的柵極和源極之間的壓降為0V(TXI-1與LV排針之間的電壓),此時(shí)Q1 mos管不導(dǎo)通,單是Q1 mos管的寄生二極管導(dǎo)通,壓降為0.3V,TXI-1電平為0.3V,輸出0.3V低電平(屬于低電平)。
發(fā)送二路
當(dāng)LV連接器的TXI-2為3V3高電平信號(hào)(LV排針接3V3,HV排針接5V)時(shí),Q2 mos管的柵極和源極之間的壓降為0V(TXI-1與LV排針之間的電壓),此時(shí)Q2 mos管不導(dǎo)通,TXO-2被R4電阻拉高,輸出5V高電平。
當(dāng)LV連接器的TXI-2為0V低電平信號(hào)(LV排針接3V3,HV排針接5V)時(shí),Q2 mos管的柵極和源極之間的壓降為3V3(TXI-1與LV排針之間的電壓),此時(shí)Q2 mos管導(dǎo)通,TXO-2與TXI-2電平相等,輸出0V低電平。
當(dāng)HV連接器的TXO-2為5V高電平信號(hào)(LV排針接3V3,HV排針接5V)時(shí),Q2 mos管的柵極和源極之間的壓降為0V(TXI-2與LV排針之間的電壓),此時(shí)Q2 mos管不導(dǎo)通,TXI-2被R2電阻拉高,輸出3V3高電平。
當(dāng)HV連接器的TXO-2為0V低電平信號(hào)(LV排針接3V3,HV排針接5V)時(shí),Q2 mos管的柵極和源極之間的壓降為0V(TXI-2與LV排針之間的電壓),此時(shí)Q2 mos管不導(dǎo)通,單是Q2 mos管的寄生二極管導(dǎo)通,壓降為0.3V,TXI-2電平為0.3V,輸出0.3V低電平(屬于低電平)
接收路
RX接收端只是簡(jiǎn)單的用2個(gè)電阻分壓,將5V電平信號(hào)轉(zhuǎn)換為2.5V電平信號(hào),因?yàn)?.5V在3.3V單片機(jī)系統(tǒng)的高電平電壓范圍內(nèi),會(huì)被識(shí)別為高電平,但是建議使用合適的電阻將電平分壓到3.3V。
-
連接器
+關(guān)注
關(guān)注
99文章
15254瀏覽量
139402 -
MOS管
+關(guān)注
關(guān)注
109文章
2534瀏覽量
69978 -
轉(zhuǎn)換電路
+關(guān)注
關(guān)注
2文章
207瀏覽量
30842 -
源極
+關(guān)注
關(guān)注
1文章
54瀏覽量
8350 -
電平信號(hào)
+關(guān)注
關(guān)注
3文章
27瀏覽量
9250
發(fā)布評(píng)論請(qǐng)先 登錄
邏輯電平轉(zhuǎn)換說(shuō)明
邏輯電平轉(zhuǎn)換芯片的問(wèn)題
邏輯電平轉(zhuǎn)換

電平轉(zhuǎn)換器,電平轉(zhuǎn)換器原理和相關(guān)電路分析
傳統(tǒng)邏輯電平轉(zhuǎn)換方法及其優(yōu)缺點(diǎn)

FPGA邏輯電平的互連電平轉(zhuǎn)換詳細(xì)說(shuō)明

雙向電平轉(zhuǎn)換電路——AiP2206
邏輯電平轉(zhuǎn)換

將5v轉(zhuǎn)換為3.3v的邏輯電平轉(zhuǎn)換器電路

邏輯電平轉(zhuǎn)換電路原理講解

什么是邏輯電平?如何實(shí)現(xiàn)電平轉(zhuǎn)換?(原理講解+電路圖)

評(píng)論