一、觸發(fā)器基本概念

在電路中，觸發(fā)器（Flip-flop）是一種組合邏輯電路，可以存儲(chǔ)1個(gè)二進(jìn)制位的信息。 觸發(fā)器有兩個(gè)穩(wěn)定的狀態(tài)：SET（置位）和RESET（復(fù)位）。 當(dāng)輸入信號(hào)滿足某些條件時(shí)，觸發(fā)器可以從一個(gè)狀態(tài)轉(zhuǎn)換到另一個(gè)狀態(tài)。

觸發(fā)器通常用于存儲(chǔ)電路中的狀態(tài)或者時(shí)序信息，例如在計(jì)數(shù)器、時(shí)鐘、存儲(chǔ)器等電路中使用。 常見(jiàn)的觸發(fā)器有SR觸發(fā)器、D觸發(fā)器、JK觸發(fā)器和T觸發(fā)器等。 不同類(lèi)型的觸發(fā)器有不同的輸入端口和輸出端口，以及不同的狀態(tài)轉(zhuǎn)換規(guī)則。

二、SR觸發(fā)器

符號(hào)：

1. 基本概念

SR觸發(fā)器是一種經(jīng)典的數(shù)字電路元件，它的作用是將輸入的信號(hào)轉(zhuǎn)化為一個(gè)穩(wěn)定的輸出。
SR觸發(fā)器是由兩個(gè)互補(bǔ)的鎖存器組成的，其中一個(gè)鎖存器的輸出連接到另一個(gè)鎖存器的輸入，反之亦然。

2. SR觸發(fā)器作用

SR觸發(fā)器的名稱(chēng)源于其兩個(gè)輸入端的名稱(chēng)：S表示“設(shè)置”（Set），R表示“復(fù)位”（Reset）。

當(dāng)S和R均為低電平時(shí)，SR觸發(fā)器處于穩(wěn)定狀態(tài)，并且輸出不會(huì)改變。

當(dāng)S或R的任一輸入為高電平時(shí)，SR觸發(fā)器會(huì)響應(yīng)并產(chǎn)生一個(gè)輸出。 在SR觸發(fā)器中，輸入信號(hào)可以從一個(gè)鎖存器傳輸?shù)搅硪粋€(gè)鎖存器，實(shí)現(xiàn)了數(shù)據(jù)的存儲(chǔ)和傳輸功能。

SR觸發(fā)器常用于數(shù)字電路中的時(shí)序邏輯電路、計(jì)數(shù)器、頻率分頻器等電路中。 在時(shí)序邏輯電路中，SR觸發(fā)器可以被用來(lái)存儲(chǔ)上一個(gè)時(shí)鐘周期的狀態(tài)，從而實(shí)現(xiàn)狀態(tài)機(jī)的設(shè)計(jì)。

3. SR觸發(fā)器的構(gòu)成

SR觸發(fā)器通常由兩個(gè)交叉連接的 NOR 門(mén)或兩個(gè)交叉連接的 NAND 門(mén)組成。 其中一個(gè)門(mén)的輸出被連接到另一個(gè)門(mén)的輸入，同時(shí)該門(mén)的輸入通過(guò)另一個(gè)門(mén)的輸出進(jìn)行反饋。

兩個(gè)與門(mén)構(gòu)成的SR觸發(fā)器示例：

其中S稱(chēng)為設(shè)置位， R稱(chēng)為復(fù)位輸入。

（1）S=1，R=0

這時(shí)設(shè)置位為1，輸出 Q=1， Q’=0。

（2）S=0，R=1

這時(shí)重置位為1，Q輸出被清零。

SET稱(chēng)為設(shè)置位，這時(shí)輸出 Q=1, Q’=0。

（3）R=0，S=0

這個(gè)狀態(tài)是保持狀態(tài)，即在前一個(gè)狀態(tài)時(shí)輸出的值將保持不變。

（4）R=1，S=1

這時(shí)條件會(huì)導(dǎo)致輸出不穩(wěn)定或不可預(yù)測(cè)，是禁止條件。

4. 真值表

三、時(shí)鐘SR觸發(fā)器

1. 概念

上面的簡(jiǎn)單SR觸發(fā)器對(duì)控制信號(hào)的電平很敏感，一般會(huì)引入門(mén)控或時(shí)鐘SR觸發(fā)器。 通常所指的SR觸發(fā)器，指的一般是時(shí)鐘SR觸發(fā)器。

時(shí)鐘SR觸發(fā)器（Clock SR Flip-Flop）作為數(shù)字電路中常見(jiàn)的觸發(fā)器之一，也被稱(chēng)為鎖存器。 它由兩個(gè)交叉連接的NOR門(mén)或者兩個(gè)交叉連接的NAND門(mén)構(gòu)成。 該觸發(fā)器的輸入包括一個(gè)時(shí)鐘信號(hào)（CLK）、一個(gè)復(fù)位信號(hào)（R）和一個(gè)置位信號(hào)（S）。 時(shí)鐘信號(hào) CLK 用于確定何時(shí)在輸入信號(hào)改變后觸發(fā)輸出變化。

當(dāng)CLK為高電平時(shí)，輸入信號(hào) S 和 R 的改變不會(huì)影響輸出狀態(tài)；

當(dāng)CLK為下降沿時(shí)，此時(shí)的輸入信號(hào)將會(huì)被鎖定在輸出中。

時(shí)鐘SR觸發(fā)器在數(shù)字電路中的應(yīng)用非常廣泛，可以用于實(shí)現(xiàn)存儲(chǔ)器單元、狀態(tài)機(jī)、計(jì)數(shù)器等電路。

2. NAND SR觸發(fā)器原理圖

時(shí)鐘SR觸發(fā)器一般也有基于NAND和NOR兩種。 下面是構(gòu)成NAND時(shí)鐘SR觸發(fā)器的電路示意圖：

3. 真值表

四、SR觸發(fā)器應(yīng)用示例

簡(jiǎn)單SR觸發(fā)器常用于機(jī)械開(kāi)關(guān)消抖。

該電路主要原理是，開(kāi)關(guān)S觸發(fā)后，如果有抖動(dòng)脈沖，并不會(huì)導(dǎo)致輸出變化，因?yàn)镼已經(jīng)被置1。

只有當(dāng)開(kāi)關(guān)回到R，Q才被重置為0。