在使用cadence進(jìn)行電子電路設(shè)計(jì)時(shí),我們時(shí)常會(huì)對(duì)到原理圖進(jìn)行反復(fù)修改,并且修改電子元器件的規(guī)格型號(hào)占很大比重,由于大多數(shù)電子元器件的封裝都是自身特定型的,而不是通用型的,因此就很容易涉及到新建和更新其原理圖封裝。
下面筆主就以cadence 16.6為例,詳細(xì)介紹一下新建和更新原理圖封裝是如何操作的:
1、新建原理圖封裝
首先打開需要的原理圖文件(即DSN文件),然后找到Library并展開,然后單擊鼠標(biāo)右鍵,在彈出的對(duì)話框中點(diǎn)擊New Part;
然后在彈出的對(duì)話框中,在Name項(xiàng)目下填入元器件的“名稱”,在Part Reference Prefix項(xiàng)目下填入元器件的“電氣代表符號(hào)”,在PCB Footprint項(xiàng)目下填入元器件的“PCB封裝名稱”,最后點(diǎn)擊OK;(備注:這里以新建一個(gè)封裝為0805的電阻為實(shí)例)
在新建的頁(yè)面內(nèi),先在虛線框內(nèi)繪制好元器件封裝的圖形,然后再點(diǎn)擊Place→Pin,在虛線框外放置引腳;
如果需要修改引腳信息,就選中引腳,然后單擊鼠標(biāo)右鍵,選擇Edit Properties;
在彈出的對(duì)話框中修改好需要的引腳信息,然后點(diǎn)擊OK即可。
如果需要隱藏引腳名稱或者編號(hào),就鼠標(biāo)雙擊任意空白處,在彈出的對(duì)話框中,將Pin Names Rotate、Pin Names Visible、Pin Numbers Visible全改為“False”;
如果再需要將引腳或者編號(hào)顯示出來(lái),則將將Pin Names Rotate、Pin Names Visible、Pin Numbers Visible全改為“True”,最后再點(diǎn)擊OK即可。
這樣一個(gè)原理圖封裝就新建好了,將其添加到封裝庫(kù)里面就可以使用了(添加封裝庫(kù)的具體步驟可以參考上一篇文章)。
2、更新原理圖封裝
相比于新建原理圖封裝來(lái)說(shuō),更新已有的原理圖封裝就要簡(jiǎn)單很多了。
首先在原理圖中選中需要更新的元器件,然后單擊鼠標(biāo)右鍵,選擇Edit Part;
然后在彈出的頁(yè)面中,繪制好需要更新的圖形,然后鼠標(biāo)右鍵單擊頁(yè)面,選擇Close;
在彈出的對(duì)話框中,若選擇Update Current,則為更新當(dāng)前選中的原理圖封裝;若選擇Update All,則為更新所有使用的原理圖封裝;若選擇Discard,則為不更新原理圖封裝。
以上就是有關(guān)新建和更新cadence原理圖封裝的詳細(xì)步驟,希望能幫助到需要的朋友們。
-
原理圖
+關(guān)注
關(guān)注
1298文章
6343瀏覽量
234073 -
元器件
+關(guān)注
關(guān)注
112文章
4716瀏覽量
92329 -
封裝
+關(guān)注
關(guān)注
126文章
7901瀏覽量
142966 -
Cadence
+關(guān)注
關(guān)注
65文章
921瀏覽量
142145 -
電子電路
+關(guān)注
關(guān)注
78文章
1207瀏覽量
66909
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
cadence原理圖手冊(cè)-原理圖分冊(cè)
關(guān)于cadence capture CIS原理圖封裝問(wèn)題。求助
PCB設(shè)計(jì):制作封裝的詳細(xì)步驟(藍(lán)牙音箱實(shí)戰(zhàn)案例)
Cadence16.6進(jìn)行原理圖仿真的簡(jiǎn)要步驟
cadence新建原理圖為什么出現(xiàn)這種情況?
Cadence Allegro 17.2更新元件封裝的操作方法
詳細(xì)的在Altium Designer 20 (AD20)中用excel建立原理圖封裝庫(kù)步驟(附STM32WB55VGY6ATR原理圖封裝庫(kù))
PCB原理圖繪制步驟
Cadence SPB 17.4的安裝步驟教程詳細(xì)說(shuō)明
![<b class='flag-5'>Cadence</b> SPB 17.4的安裝<b class='flag-5'>步驟</b>教程<b class='flag-5'>詳細(xì)</b>說(shuō)明](https://file.elecfans.com/web1/M00/B9/BB/o4YBAF6QLOyANu0cAAFpXVAzCUM382.png)
使用Keil新建STM32的工程步驟詳細(xì)說(shuō)明
![使用Keil<b class='flag-5'>新建</b>STM32的工程<b class='flag-5'>步驟</b><b class='flag-5'>詳細(xì)</b>說(shuō)明](https://file.elecfans.com/web1/M00/BD/F7/pIYBAF7Vy-iALQPFAACz-9KV2vU604.png)
cadence如何添加和導(dǎo)出原理圖封裝庫(kù)
![<b class='flag-5'>cadence</b>如何添加和導(dǎo)出<b class='flag-5'>原理圖</b><b class='flag-5'>封裝</b>庫(kù)](https://file1.elecfans.com/web2/M00/81/E9/wKgZomQgEV6ANQ-ZAADlVEcItVA51.jpeg)
Cadence 16.6連接到數(shù)據(jù)庫(kù)的詳細(xì)步驟
![<b class='flag-5'>Cadence</b> 16.6連接到數(shù)據(jù)庫(kù)的<b class='flag-5'>詳細(xì)</b><b class='flag-5'>步驟</b>](https://file1.elecfans.com/web2/M00/81/EB/wKgaomQhYKeAV7u9AAEvQXQ18ts733.png)
擺脫自建庫(kù)的繁瑣,EDA元件庫(kù)轉(zhuǎn)cadence原理圖封裝庫(kù)實(shí)戰(zhàn)技巧
![擺脫自建庫(kù)的繁瑣,EDA元件庫(kù)轉(zhuǎn)<b class='flag-5'>cadence</b><b class='flag-5'>原理圖</b><b class='flag-5'>封裝</b>庫(kù)實(shí)戰(zhàn)技巧](https://file1.elecfans.com//web2/M00/04/00/wKgZombIpEeAfYxWAAAq_ozIW0w908.png)
評(píng)論