我們生活在一個設計師似乎不斷追求更高效率的世界里。我們希望用更少的功率輸出更多的電源！更高的系統(tǒng)效率需要團隊努力，包括（但不限于）性能更好的柵極驅動器、控制器和新的寬帶隙技術。

具體而言，大電流柵極驅動器可以通過最小化開關損耗來幫助提高整體系統(tǒng)效率。當 FET 打開或打開和關閉時，會發(fā)生開關損耗。要打開FET，柵極電容必須充電超過閾值電壓。柵極驅動器的驅動電流有利于柵極電容的充電。驅動電流能力越高，電容充電或放電的速度就越快。能夠源出和吸收大量電荷可最大限度地減少功率損耗和失真。（傳導損耗是FET中其他類型的開關損耗。傳導損耗由內阻或RDS（開啟），其中 FET 的 .FET隨著電流的傳導而耗散功率。

換句話說，目標是最大限度地減少需要高頻功率轉換的系統(tǒng)中的開關轉換時間段。突出此類性能的柵極驅動器規(guī)格是上升和下降組合時間。參見圖1。

圖 1：典型上升和下降時間圖

如果你想更上一層樓，延遲匹配等柵極驅動器特性可以有效地使驅動電流能力翻倍。延遲匹配是兩個通道之間內部傳播延遲的匹配。這是通過并聯(lián)雙通道柵極驅動器的輸出或將通道連接在一起來實現(xiàn)的。例如，TI 的 UCC27524A 具有極其精確的 1ns（典型值）延遲匹配，可將驅動電流從 5A 增加到 10A。

圖 2 顯示了 UCC27524A 的 A 和 B 通道組合成一個驅動器。INA 和 INB 輸入連接在一起，OUTA 和 OUTB 也是如此。一個信號控制并聯(lián)組合。

圖 2：具有并聯(lián)輸出的 UCC27524A，可實現(xiàn)雙倍驅動電流能力

提高系統(tǒng)效率的一個結果是功率密度增加。對更高功率密度的需求是隔離電源、DC/DC 磚和太陽能逆變器的功率因數(shù)校正 （PFC） 和同步整流模塊等應用的趨勢，在這些應用中，設計人員被限制在相同尺寸（或更小?。┮垣@得相同數(shù)量的輸出功率。

TI 的產品組合包括具有高電流、快速上升和下降時間以及延遲匹配的柵極驅動器。請參閱表 1。

表 1：大電流柵極驅動器

高速柵極驅動器可以通過降低FET的體二極管的功耗來提高效率。體二極管是寄生二極管，對于大多數(shù)類型的FET是固有的。它由p-n結點形成并且位于漏極和源極之間。圖1所示為典型MOSFET電路符號中表示的體二極管。

圖1：MOSFET符號包括固有的體二極管

限制體二極管的導通時間將進而降低其兩端所消耗的功率。這是因為當MOSFET處于導通狀態(tài)時，體二極管上的電壓降通常高于MOSFET兩端的電壓。由于對于相同的電流水平，P = I×V（其中P是功耗，I是電流，V是電壓降），通過MOSFET通道的傳導損耗顯著低于通過體二極管的傳導損耗。

這些概念在電力電子電路的同步整流中發(fā)揮作用。同步整流通過用諸如功率MOSFET的有源控制器件代替二極管來提高這些電路的效率。減少體二極管導通使這種技術的優(yōu)點最大化。

讓我們考慮一個同步降壓轉換器。當高側FET關斷并且電感器中仍然存在電流時，低側FET的體二極管變?yōu)檎蚱谩Ｐ∷绤^(qū)時間對避免直通很有必要。在此之后，低側FET導通并開始通過其通道導通。相同的原理適用于通常在DC / DC電源和電動機驅動設計中發(fā)現(xiàn)的其它同步半橋配置。

負責高速接通的一個重要的柵極驅動器參數(shù)是導通傳播延遲。這是在柵極驅動器的輸入端施加信號到輸出開始變高的時間之間的時間。這種情況的一個示例如圖2所示。該想法是，當FET重新導通時，體二極管將關斷?？焖賹▊鞑パ舆t可以更快地導通FET，從而最小化體二極管的導通時間，進而使損耗最小化。

TI的產品組合包括具有行業(yè)領先的高速導通傳播延遲的柵極驅動器。參見表1。

表1：高速驅動器

系統(tǒng)效率是一個團隊努力的結果。本博客系列介紹了高速和高電流柵極驅動器是關鍵件。

審核編輯：郭婷