在FPGA開(kāi)發(fā)過(guò)程中，我們常常會(huì)用到一些IP廠商提供的集成化模塊IP，通常情況下，這些IP經(jīng)過(guò)了驗(yàn)證，可通過(guò)一系列配置后直接使用。為方便廣大FPGA開(kāi)發(fā)者、工程師、高校師生和相關(guān)企業(yè)做定制化開(kāi)發(fā)，同時(shí)提高部分功能模塊工作性能，集成的IP通常采用業(yè)界比較規(guī)范的總線協(xié)議，完成功能處理和數(shù)據(jù)傳輸。目前，常用的IP基本上均提供AXI4、 AXI4-Lite和 AXI4-Stream接口。

AXI（Advanced eXtensible Interface）是一種總線協(xié)議，該協(xié)議是ARM公司提出的AMBA（Advanced Microcontroller Bus Architecture）3.0協(xié)議中最重要的一部分，是一種面向高性能、高帶寬、低延遲的片內(nèi)總線。2010發(fā)布的AMBA4.0包含了AXI的第二個(gè)版本AXI4。

AXI4包含3種類型的接口：

(1）AXI4：主要面向高性能地址映射通信的需求；

(2）AXI4-Lite：是一個(gè)輕量級(jí)的，適用于吞吐量較小的地址映射通信總線；

(3）AXI4-Stream：面向高速流數(shù)據(jù)傳輸。

其中，AXI4和AXI4-Lite在Block Design中常用，AXI4-Stream常用作IP接口。

AXI4協(xié)議的優(yōu)勢(shì)：

（1）高效：通過(guò)標(biāo)準(zhǔn)化的AXI接口，開(kāi)發(fā)者只需要學(xué)習(xí)一種IP核的通訊協(xié)議即可；

（ 2）易用：針對(duì)具體應(yīng)用提供合適的接口協(xié)議。

AXI4：面向地址映射的接口，在單地址傳輸?shù)那闆r下最大允許256個(gè)時(shí)鐘周期的數(shù)據(jù)突發(fā)長(zhǎng)度；

AXI4-Lite：一個(gè)輕量級(jí)的地址映射單次傳輸接口，占用較少的資源；

AXI4-Stream：去掉了地址傳輸?shù)墓δ埽试S無(wú)限制的數(shù)據(jù)突發(fā)傳輸，無(wú)需考慮地址映射。

（3）易得：標(biāo)準(zhǔn)化的AXI接口協(xié)議資源，不僅可以在xilinx官網(wǎng)上獲得，也可以在全球范圍內(nèi)ARM的所有合作伙伴處獲得。

大量的IP Core支持AXI4協(xié)議；

大量的第三方AXI工具可提供多樣的系統(tǒng)開(kāi)發(fā)、驗(yàn)證和功能定制。

下面對(duì)AMBA協(xié)議規(guī)范中的AXI4、 AXI4-Lite和 AXI4-Stream進(jìn)行解析。