我們平時(shí)在PCB布線的時(shí)候，對(duì)于比較重要的信號(hào)都要做特殊處理，比如包地或者時(shí)“3W”，所謂3w指的是線與線之間的間距要滿足三倍的線寬，那么我們?cè)趺蠢斫膺@個(gè)3W原則呢，他是如何降低信號(hào)之間的串?dāng)_的呢?

我們要了解這個(gè)原因可以先了解電容的概念，電容的組成無非就是兩個(gè)導(dǎo)體組成的，而且這兩個(gè)導(dǎo)體要處于不連接的狀態(tài)，兩個(gè)導(dǎo)體之間的是絕緣體，這個(gè)絕緣體也可以是空氣。

那我們可以看一下我們上圖所示的場(chǎng)景，其實(shí)導(dǎo)線與導(dǎo)線之間就和我們的電容的概念一樣，所以我們的導(dǎo)線是存在寄生電容的。

那么我們假設(shè)我們上圖的data信號(hào)他是在傳輸?shù)倪^程當(dāng)中，那么由于有寄生電容的存在他有一部分信號(hào)就會(huì)串?dāng)_到上面那根時(shí)鐘線上面去，那么由于我們的時(shí)鐘線是比較重要的，和他相鄰的導(dǎo)線會(huì)把一部分信號(hào)傳到時(shí)鐘線上面，那么這個(gè)時(shí)候我們這個(gè)時(shí)鐘線重要信號(hào)就很有可能出現(xiàn)誤判等情況，從而影響我們的板子的運(yùn)行。

那這個(gè)時(shí)候我們要減小這個(gè)串?dāng)_我們可以根據(jù)容抗公式R=1/2π*F*C來計(jì)算，我們希望時(shí)鐘線所分到data信號(hào)的電壓越小越好，那么按照分壓原理，CLK與DATA信號(hào)之間的電阻越大，CLK與GND之間的電阻越小則可以實(shí)現(xiàn)時(shí)鐘線所分到data信號(hào)的電壓越小，根據(jù)容抗公式R=1/2π*F*C，我們可以減小C的大小，從而增大clk與data信號(hào)之間R的值，那么這個(gè)時(shí)候我們又可以根據(jù)電容公式c=εs/d，得出我需要減小c可以減小ε(導(dǎo)體的介電常數(shù))或者減小s(導(dǎo)體的面積)，以及增大導(dǎo)體間的距離來實(shí)現(xiàn)，一般來說我們改變不了導(dǎo)體的介電常數(shù)和導(dǎo)體的面積，但是我們可以通過增大導(dǎo)體之間的距離來減小c的大小從而達(dá)到降低串?dāng)_的目的。

那么在實(shí)際應(yīng)用中應(yīng)該要把這兩根導(dǎo)線相隔多遠(yuǎn)呢，我們一般是采用3倍線寬的距離來降低信號(hào)的線間串?dāng)_，這就是我們平時(shí)設(shè)計(jì)當(dāng)中的3w原則的原理。

當(dāng)然，我們還有一種方法也可以減小線間串?dāng)_，那么就是這個(gè)重要信號(hào)兩邊都加上兩根地線，那么這個(gè)時(shí)候地線兩邊的串?dāng)_信號(hào)通過我們的地線流走了，那么這個(gè)時(shí)候線與線之間的串?dāng)_就變小了，當(dāng)然包地的時(shí)候，我們最好相隔一定的距離打上地空，那么這個(gè)時(shí)候他的效果就更好了!

審核編輯：湯梓紅