在芯片設計中,SoC(System on Chip)和NoC(Network on Chip)是兩個不同的架構,它們在內(nèi)部通信方式、設計理念方面存在著很大的差異。 SoC以緊湊的結構和低功耗著稱,適用于小型和低功耗的應用,而NoC則采用分布式通信的方式,能夠為大規(guī)模的系統(tǒng)和高帶寬應用提供高效的通信方式。 隨著互聯(lián)網(wǎng)、物聯(lián)網(wǎng)等領域的不斷發(fā)展,NoC架構的芯片技術也將得到更廣泛的應用。 本文將探討SoC和NoC架構的差異以及各自的優(yōu)勢與挑戰(zhàn)。
1互連的演變
共享總線:共享總線(如ARM的AMBA總線和IBM的CoreConnect總線)是SoC中常用的通信機制。 它們支持使用標準接口并允許 IP 重用的模塊化設計方法,但隨著系統(tǒng)帶寬需求的擴大,共享總線結構成為性能瓶頸。
分層總線:分層總線涉及使用多個總線或總線段來減輕主總線上的負載。 這種層次結構允許同一總線段上的模塊之間進行本地通信,而不會導致總線其余部分擁塞。 這種方法的缺點是降低了靈活性和可擴展性,并且設計過程很復雜。 連接到總線上的內(nèi)核越多,實現(xiàn)時間收斂和服務質(zhì)量的難度就越大。
總線矩陣:full crossbar系統(tǒng)是片上總線通信的替代方案。 不過,隨著參與系統(tǒng)數(shù)量的增加,線路的復雜性可能會超過邏輯部分。 當進行系統(tǒng)升級時,接口設計會受到影響,所有連接模塊都會受到影響。 盡管受益于亞微米技術,計算和存儲使用更小的邏輯單元和內(nèi)存,但通信的能量并沒有按比例減少。 相反,串擾效應、電遷移和互連延遲對時序收斂會產(chǎn)生負面影響。
2000 年代初期,一些技術人員提出使用預定義平臺來實現(xiàn)芯片中多個內(nèi)核之間的通信,這種集成交換網(wǎng)絡能夠滿足未來系統(tǒng)的可重用性、可擴展帶寬和低功耗等關鍵需求,稱為片上網(wǎng)絡(Network-on-Chip,簡稱NoC)。
2什么是NoC(Network-on-Chip)?
NoC是一種新型的芯片內(nèi)通信結構,它采用類似計算機網(wǎng)絡的設計思想,將片上系統(tǒng)內(nèi)部的各個處理器、存儲器、I/O等單元連接起來,形成一個可重構的、高效的、靈活的通信網(wǎng)絡。
NoC 與Soc
SoC(System on Chip)是一種在單個芯片上集成多個不同功能的電子系統(tǒng)的設計方法。 在SoC中,不同的組件(如處理器核心、內(nèi)存控制器、圖形處理器等)被集成在同一個芯片上,以便于更高效、更緊湊的設計和制造。
根據(jù)應用的不同,SoC 設計通常包含存儲設備、RAM/ROM 內(nèi)存塊、中央處理器 (CPU)、輸入/輸出端口和外圍接口,例如定時器、內(nèi)部集成電路、通用異步接收/發(fā)送器(UART)、圖形處理單元(GPU)、控制器區(qū)域網(wǎng)絡(CAN)、串行外設接口(SPI)等。 此外,根據(jù)需要,還可以包括浮點單元或模擬/數(shù)字信號處理系統(tǒng)。
| 圖:SoC整體架構
目前SoC設計相對比較成熟。 大部分芯片公司芯片制造都采用SoC架構。 然而,隨著商業(yè)應用開始不斷追求指令運行并存性和預測性,芯片中集成的核數(shù)目將不斷增多,基于總線架構的SoC將逐漸難以不斷增長的計算需求。 其主要表現(xiàn)為:
可擴展性差。
SoC系統(tǒng)設計是從系統(tǒng)需求分析開始,確定硬件系統(tǒng)中的模塊。 為了使系統(tǒng)能夠正確工作,SoC中各物理模塊在芯片上的位置是相對固定的。 一旦在物理設計完畢后,要進行修改,實際上就有可能是一次重新設計的過程。 另一方面,基于總線架構的SoC,由于總線架構固有的仲裁通信機制,即同一時刻只能有一對處理器核心進行通信,限制了可以在其上擴展的處理器核心的數(shù)量。
平均通信效率低。
SoC中采用基于獨占機制的總線架構,其各個功能模塊只有在獲得總線控制權后才能和系統(tǒng)中其他模塊進行通信。 從整體來看,一個模塊取得總線仲裁權進行通信時,系統(tǒng)中的其他模塊必須等待,直到總線空閑。
單一時鐘同步問題。
總線結構要求全局同步,然而隨著工藝特征尺寸越來越小,工作頻率迅速上升,達到10GHz以后,連線延時造成的影響將嚴重到無法設計全局時鐘樹的成都,而且由于時鐘網(wǎng)絡龐大,其功耗將占據(jù)芯片總功耗的大部分。
NoC是一種基于網(wǎng)絡結構的芯片內(nèi)通信方式,它使用專門設計的網(wǎng)絡拓撲來實現(xiàn)不同組件之間的通信。 與傳統(tǒng)的總線結構相比,NoC能夠提供更高的帶寬、更低的延遲和更好的可擴展性。
| 圖:從總線結構到網(wǎng)絡拓撲
NoC具有以下幾個基本優(yōu)勢:
可擴展性:NoC的拓撲結構和通信機制可根據(jù)需要靈活設計和配置,可以適應不同的處理器核心數(shù)量和布局,同時支持快速的系統(tǒng)擴展。
高性能:NoC具有高帶寬和低延遲的特點,可以支持高效的多處理器并行計算和數(shù)據(jù)交換。
低功耗:由于NoC采用點對點的通信機制,相比于總線結構具有更少的冗余傳輸,因此能夠降低功耗。
可靠性:NoC具有高度的可靠性和容錯能力,由于采用冗余鏈路和路由算法,能夠快速檢測和恢復故障,從而保證系統(tǒng)的穩(wěn)定性和可靠性。
3NoC架構
NoC 架構主要由三個模塊組成。
第一個也是最重要的,是物理連接節(jié)點并實現(xiàn)通信的鏈路。
第二個是路由器,實現(xiàn)通信協(xié)議。
最后一個是網(wǎng)絡適配器 (NA) 或網(wǎng)絡接口 (NI),在 IP 核和網(wǎng)絡之間建立邏輯連接。
| 圖:網(wǎng)狀拓撲中的典型 NoC 架構
鏈路:鏈路是路由器之間傳輸數(shù)據(jù)的物理通道,可以是電氣信號線、光纖、無線信號等。 鏈路的帶寬和延遲是影響NoC性能的重要因素,因此鏈路的設計需要充分考慮數(shù)據(jù)傳輸?shù)乃俣群涂煽啃浴?/p>
路由器:路由器是NoC的基本組成部分,用于連接芯片內(nèi)部的各個處理器、存儲器、I/O等單元。 路由器的作用是負責接收來自不同節(jié)點的數(shù)據(jù),然后根據(jù)預先定義的路由算法,將數(shù)據(jù)轉發(fā)到目標節(jié)點。 路由器通常具有多個輸入端口和輸出端口,可以同時處理多條數(shù)據(jù)流。 路由器還包含一個邏輯塊,實現(xiàn)流控制策略(路由、仲裁器等),并定義通過NoC移動數(shù)據(jù)的總體策略。
| 圖:路由器的通用架構
網(wǎng)絡接口/適配器:這部分負責在IP核和網(wǎng)絡之間建立邏輯連接,因為每個 IP 都可能具有與網(wǎng)絡相關的不同接口協(xié)議。 這部分很重要,它實現(xiàn)了計算和通信之間的分離,允許相互獨立地重用核心和通信基礎設施。
NoC還支持多種通信協(xié)議,包括高速緩存一致性協(xié)議、DMA協(xié)議等,讓它們可以更好地支持多核處理器系統(tǒng)和分布式計算應用。
4NoC的拓撲結構
NoC的拓撲結構是指路由器之間的連接方式,常見的拓撲結構包括環(huán)形,星形,Mesh,樹形,胖樹形,蝴蝶形和環(huán)面等。
環(huán)形:所有節(jié)點都以環(huán)狀方式連接,它的優(yōu)點包括:(1)電纜故障容易定位,故障排除更容易。 (2)安裝比較容易。 局限性包括:(1)網(wǎng)絡擴容可能導致網(wǎng)絡中斷。 (2)即使是電纜的一個斷裂也會破壞整個網(wǎng)絡。
星形:星形拓撲直徑小,平均跳躍距離小,同時操作簡單,每個節(jié)點都是隔離的,不受故障節(jié)點的影響。 不過中心節(jié)點是瓶頸,中心節(jié)點故障會導致整個網(wǎng)絡故障。
Mesh:Mesh拓撲是一種基于網(wǎng)格形式的拓撲結構,其中每個節(jié)點都與周圍的節(jié)點相連。 在Mesh結構中,每個節(jié)點只需要了解相鄰節(jié)點的地址,因此它的路由算法比較簡單。 Mesh結構的優(yōu)點是可以快速地進行點到點通信,但是它的鏈路數(shù)目較多,容易出現(xiàn)擁塞。
Tree(樹形):樹形拓撲由頂部(根)節(jié)點和底部(葉)節(jié)點組成,此拓撲中的節(jié)點可以訪問更廣泛的網(wǎng)絡資源,并得到多家供應商的支持。 但是,它的瓶頸是根節(jié)點,根節(jié)點的故障會導致整個網(wǎng)絡的故障。 此外,隨著節(jié)點的增加,網(wǎng)絡配置會變得更加復雜。
Fat-tree(胖樹):Fat-tree拓撲是一種基于樹形的拓撲結構,其中每個節(jié)點都具有多個輸入端口和輸出端口。 Fat-tree結構的優(yōu)點是具有較好的可擴展性和高帶寬,但是它的路由算法比較復雜,并且需要更多的硬件資源來實現(xiàn)。
蝴蝶形:基本的蝴蝶架構從源節(jié)點到目的節(jié)點只有一條路徑,缺乏路徑多樣性,導致鏈路容錯性低,帶寬低。 此外,這種拓撲結構通常需要很長的電線,復雜的電線布局會導致更多的能源消耗。
Torus(環(huán)面):Torus拓撲結構是一種基于環(huán)形的拓撲結構,其中每個節(jié)點都與周圍的節(jié)點相連,并形成一個環(huán)形結構。 在Torus結構中,每個節(jié)點可以看作是環(huán)上的一個點,可以通過不同的路徑快速地到達目標節(jié)點。 Torus結構的優(yōu)點是具有良好的擴展性和可靠性,但是它的路由算法比Mesh結構要復雜一些。
此外還有立方體架構,它的主要缺點是由于度的限制,其網(wǎng)絡規(guī)模會受到限制。 為了解決這個問題,已經(jīng)提出了各種變體,例如折疊超立方體、雙立方體、交叉立方體、立方體連接循環(huán)、層次立方體和元立方體等等。
不同的拓撲結構具有不同的優(yōu)缺點,具體應用時需要根據(jù)系統(tǒng)的需求來選擇適合的拓撲。 例如,在需要高帶寬和低延遲的場景中,可以選擇環(huán)面結構; 在需要高可擴展性和高帶寬的場景中,可以選擇胖樹結構。 同時,NoC的拓撲結構可以根據(jù)系統(tǒng)需求進行優(yōu)化,還可以進行混合結構的設計,充分利用不同拓撲結構的優(yōu)點。
5NoC挑戰(zhàn)
NoC 提供了一個可擴展的模塊化平臺,可提供高效的片上通信,以應對 SoC 集成的趨勢,但是仍需要關注相關挑戰(zhàn)以進一步提高系統(tǒng)性能。
鏈接
為數(shù)據(jù)傳輸選擇并行或串行鏈路一直是 NoC 中的主要問題之一。 一方面,串行鏈路可以大大節(jié)省面積、降低噪聲和減少干擾。 但是,數(shù)據(jù)傳輸需要串行器和解串行器電路。 另一方面,并行鏈路有助于降低功耗,但由于其基于緩沖區(qū)的架構,它會占用更多面積。
路由器架構
由于底層架構必須體積小才能消耗更少的功率,路由協(xié)議設計呈現(xiàn)了成本和性能之間的權衡。 例如,復雜的路由協(xié)議會使路由器設計變得復雜。 這樣的話,會消耗更多的面積和功率。 簡單的路由協(xié)議將是具有成本效益的解決方案,但其在流量路由方面的性能會相對較低。
面積/空間優(yōu)化
在 NoC 架構中,通信通過連接的模塊通過路由器網(wǎng)絡以長鏈路的方式進行。 不同拓撲的鏈路大小、數(shù)據(jù)包大小、緩沖區(qū)大小、流量/擁塞控制和交換協(xié)議等各種方案不僅需要巨大的 NoC 設計空間,而且使開放基準測試具有挑戰(zhàn)性。 因此,為了提高系統(tǒng)性能,鏈路優(yōu)化勢在必行。 雖然這個問題可以通過中繼器來解決,但會消耗更多的芯片面積。 同樣,為了促進NoC技術的廣泛應用,需要有效的空間評估和實施設計工具,這些工具可以與當前的標準工具無縫集成。
延遲
在 NoC 中,延遲增加是由于 NI 數(shù)據(jù)打包/解包的額外延遲造成的。 它還可以歸因于容錯協(xié)議開銷和流量/擁塞控制延遲。 此外,由于競爭和緩沖,路由延遲也會影響網(wǎng)絡性能。 因此,為了提高網(wǎng)絡性能(即滿足嚴格的延遲限制),需要原生 NoC 支持、低直徑拓撲和高級流量控制方法。
功耗泄漏
根據(jù)應用的不同,NoC 中的鏈路利用率可能會有所不同,在某些情況下會非常低。 為了滿足最壞情況的要求,NoC 旨在保持冗余鏈路并在低鏈路利用率下運行。 然而,即使是理想鏈路,由于相關的復雜路由邏輯塊和 NI,NoC 也會消耗相對較多的功率。 因此,為了進一步提高其在減少泄漏功耗方面的性能,需要創(chuàng)新的架構和電路技術。
6小 結
NoC技術作為新一代芯片設計的趨勢,正逐漸得到廣泛的應用。 通過采用高效的內(nèi)部通信架構和靈活的互聯(lián)方式,NoC可以實現(xiàn)高性能、低功耗、可擴展性和可靠性等優(yōu)勢,為未來的人工智能、物聯(lián)網(wǎng)、自動駕駛等新興領域的發(fā)展提供了重要的支撐。 盡管NoC技術還面臨著一些挑戰(zhàn)和困難,但隨著技術的不斷發(fā)展和應用的推廣,NoC將會成為未來芯片設計的重要方向和趨勢。
審核編輯:湯梓紅
-
ARM
+關注
關注
134文章
9312瀏覽量
375176 -
soc
+關注
關注
38文章
4348瀏覽量
221759 -
總線
+關注
關注
10文章
2952瀏覽量
89376 -
芯片架構
+關注
關注
1文章
32瀏覽量
14689 -
NoC
+關注
關注
0文章
39瀏覽量
11893
原文標題:從SoC到NoC :芯片架構的演進與變革
文章出處:【微信號:SDNLAB,微信公眾號:SDNLAB】歡迎添加關注!文章轉載請注明出處。
發(fā)布評論請先 登錄
ARM聚焦下一代處理器架構,或引發(fā)新變革
SoC系統(tǒng)級芯片
SOC與微架構微架構與SOC有什么區(qū)別?
基于FPGA的NoC多核處理器的設計
語音網(wǎng)絡架構的演進
系統(tǒng)級芯片(SoC)的技術演進與未來發(fā)展趨勢
芯片廠商從SoC架構轉向Chiplet
從分層架構到微服務架構介紹(五)

AMD Versal系列FPGA NoC介紹及實戰(zhàn)

傳智驛芯聯(lián)手Arteris,利用創(chuàng)新NoC技術駕馭復雜SoC設計

談存儲芯片的演進之路
FPGA領域NoC硬件架構下的應用

從芯片到系統(tǒng):SOC如何重塑電子產(chǎn)業(yè)

評論