在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線(xiàn)課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

先進(jìn)高性能計(jì)算芯片中的扇出式封裝

jf_78858299 ? 來(lái)源:長(zhǎng)電科技 ? 作者:長(zhǎng)電科技 ? 2023-05-19 09:39 ? 次閱讀

Chip First工藝

自從Fan-Out封裝問(wèn)世以來(lái),經(jīng)過(guò)多年的技術(shù)發(fā)展,扇出式封裝已經(jīng)形成了多種封裝流程、封裝結(jié)構(gòu)以適應(yīng)不同產(chǎn)品需要,根據(jù)工藝流程,可以分為先貼芯片后加工RDL的Chip First工藝先制作RDL后貼裝芯片的Chip Last工藝兩大類(lèi),其中, 結(jié)構(gòu)相對(duì)簡(jiǎn)單的是采用Chip First工藝的eWLB ,該結(jié)構(gòu)如圖1所示:

圖片

圖1 eWLB結(jié)構(gòu)

其工藝流程如下:

1

將切割好的芯片Pad面向下粘貼在帶臨時(shí)鍵合膠的載片上;

2

從芯片背面對(duì)載片進(jìn)行灌膠塑封;

3

移除臨時(shí)載片形成塑封后的二次晶圓(扇出式晶圓);

4

去除Pad上的殘留膠并在Pad面形成RDL層;

5

在RDL層上植球并切割成單個(gè)成品。

此技術(shù)的優(yōu)勢(shì)是 制程相對(duì)簡(jiǎn)單,成本優(yōu)勢(shì)明顯 。但由于移除載片后,扇出晶圓的翹曲難以控制,對(duì)RDL線(xiàn)路的生長(zhǎng)技術(shù)提出了挑戰(zhàn),難以制作高密度的RDL,因此該技術(shù)主要應(yīng)用于布線(xiàn)密度較低的中低端的產(chǎn)品。

真正讓Chip First扇出式封裝成為行業(yè)熱點(diǎn)的原因無(wú)疑是因?yàn)榕_(tái)積電(TSMC)在2016年在I-phone7中使用了InFO^TM^結(jié)構(gòu),該結(jié)構(gòu)如圖2所示。

圖片

圖2 臺(tái)積電InFO產(chǎn)品結(jié)構(gòu)

其工藝流程如下:

1

在晶圓Pad上制作一層預(yù)制銅柱;

2

將切割好的芯片Pad面向上粘貼在帶臨時(shí)鍵合膠的載片上;

3

對(duì)載片進(jìn)行灌膠塑封;

4

對(duì)塑封好的扇出晶圓進(jìn)行研磨,露出預(yù)制銅柱的頂部;

5

在預(yù)制銅柱的頂部進(jìn)一步制作RDL及植球移除載片;

6

將完成植球的扇出式晶圓切割成單個(gè)成品。

該技術(shù)由于布線(xiàn)工藝在載片上完成,沒(méi)有翹曲等因素的影響,因而能夠?qū)崿F(xiàn)高密度布線(xiàn),同時(shí)整體封裝厚度也能控制的很低,多應(yīng)用在高端手機(jī)處理器等高價(jià)值芯片上。缺點(diǎn)是工藝控制要求高,而且RDL良率直接會(huì)影響到芯片成品率,因此最終成品價(jià)格較高。

以上方式都是先貼芯片后制作RDL的工藝,所以稱(chēng)為Chip-First工藝,如果先制作RDL,然后在RDL上貼裝芯片,便稱(chēng)為Chip-Last工藝。此工藝需要在RDL上倒裝植球后的芯片,通常適用于空間要求略高的FcBGA產(chǎn)品,但由于只在檢驗(yàn)合格的RDL上貼裝芯片,可避免RDL工程良率給芯片帶來(lái)的損失,因此對(duì)于價(jià)格昂貴的高端芯片而言,有較明顯的價(jià)格優(yōu)勢(shì)。

長(zhǎng)電科技Chip Last工藝

長(zhǎng)電科技2021年7月正式推出了一款使用Chip-Last封裝工藝的高密度扇出式封裝 — XDFOI ^TM^ -FcBGA-H,該產(chǎn)品的結(jié)構(gòu)如下:

圖片

圖3 JCET XDFOI ^TM^ -FcBGA-H封裝結(jié)構(gòu)

其工藝流程如下:

1

在帶臨時(shí)鍵合膠的載片上制作RDL線(xiàn)路層;

2

倒裝焊接上已植球切割好的芯片;

3

芯片底部焊接區(qū)域進(jìn)行底部填充,再對(duì)整張貼好芯片的基板進(jìn)行整體塑封;

4

移除載片并在圓片底部形成Bump;

5

對(duì)此整個(gè)扇出式原片進(jìn)行研磨與切割后形成XDFOI^TM^ Fan-Out Unit顆粒;

6

將Fan-Out Unit倒裝封裝在基板上并進(jìn)行底部填充;

7

貼裝散熱蓋及植球,最終形成XDFOI ^TM^ -FcBGA-H封裝。

此技術(shù)的優(yōu)點(diǎn)在于:避免了RDL良率造成的芯片損失,具有更高的成本競(jìng)爭(zhēng)力,且直接在載片上布線(xiàn)RDL,簡(jiǎn)化了工藝。另外RDL的布線(xiàn)間距也可以達(dá)到2um水準(zhǔn),大大提高布線(xiàn)密度,能滿(mǎn)足高性能產(chǎn)品封裝需求。

Fan-Out封裝發(fā)展趨勢(shì)

隨著Chip-Let技術(shù)會(huì)越來(lái)越得到半導(dǎo)體業(yè)界的重視,封裝技術(shù)的發(fā)展已經(jīng)成為了半導(dǎo)體行業(yè)發(fā)展的重要支點(diǎn),而先進(jìn)高密度Fan-Out封裝也必然是發(fā)展中的熱點(diǎn)。

根據(jù)目前的發(fā)展趨勢(shì)看,Fan-Out封裝主要有以下幾個(gè)發(fā)展趨勢(shì):

01|高密度布線(xiàn)

根據(jù)行業(yè)發(fā)展預(yù)測(cè),下一代Fan-Out技術(shù)RDL的布線(xiàn)間距將達(dá)到1um以下,這將對(duì)RDL布線(xiàn)技術(shù)的發(fā)展提出進(jìn)一步挑戰(zhàn)。

02|產(chǎn)品大型化

由于突破了單個(gè)硅芯片限制, 多Die合封的封裝單元尺寸很容易突破原有單顆硅芯片常規(guī)上限(通常為830mm ^2^ )的限制,各大OSAT的合封單元目標(biāo)都在1500mm^2^以上,有的面積甚至將達(dá)到2500mm ^2^ ,這對(duì)封裝工藝以及封裝材料開(kāi)發(fā)提出了巨大的挑戰(zhàn)。

03|封裝結(jié)構(gòu)復(fù)雜化

在Chip-Let技術(shù)發(fā)展路線(xiàn)圖中,芯片互聯(lián)種類(lèi)越來(lái)越復(fù)雜,不僅有RDL互聯(lián),還有硅基板Interposer互聯(lián),橋接芯片互聯(lián)等封裝方式都在快速發(fā)展中。封裝模式的多元化對(duì)制程能力開(kāi)發(fā)也提出了更高的要求。

臺(tái)積電、Intel、Samsung等國(guó)際頂尖半導(dǎo)體公司都已成功進(jìn)軍先進(jìn)封裝市場(chǎng)。各大先進(jìn)半導(dǎo)體公司都確立發(fā)展高密度扇出式封裝為技術(shù)戰(zhàn)略方向。值此變革之時(shí),長(zhǎng)電科技緊跟時(shí)代潮流,在先進(jìn)封裝上積極投入,率先在國(guó)內(nèi)開(kāi)發(fā)出了自己的先進(jìn)高密度Fan-Out封裝。長(zhǎng)電科技不但要在國(guó)內(nèi)企業(yè)中保持技術(shù)領(lǐng)先優(yōu)勢(shì),還要進(jìn)一步開(kāi)拓進(jìn)取,繼續(xù)在先進(jìn)封裝上加大研發(fā)力度,力爭(zhēng)在后摩爾時(shí)代的半導(dǎo)體技術(shù)開(kāi)發(fā)的國(guó)際競(jìng)爭(zhēng)中占得先機(jī)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 芯片
    +關(guān)注

    關(guān)注

    459

    文章

    52230

    瀏覽量

    436679
  • 封裝
    +關(guān)注

    關(guān)注

    128

    文章

    8549

    瀏覽量

    144852
  • Chip
    +關(guān)注

    關(guān)注

    1

    文章

    59

    瀏覽量

    26803
收藏 人收藏

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    解析扇入型封裝扇出封裝的區(qū)別

    ),通過(guò)RDL替代了傳統(tǒng)封裝下基板傳輸信號(hào)的作用,使得扇出封裝可以不需要基板而且芯片成品的高度會(huì)更低,所以扇出
    的頭像 發(fā)表于 11-27 16:02 ?1.4w次閱讀
    解析扇入型<b class='flag-5'>封裝</b>和<b class='flag-5'>扇出</b>型<b class='flag-5'>封裝</b>的區(qū)別

    推動(dòng)AI高性能計(jì)算先進(jìn)封裝解決方案

    在半導(dǎo)體前段制程微縮日趨減緩后,異質(zhì)整合先進(jìn)封裝技術(shù)已然成為另一個(gè)實(shí)現(xiàn)功能整合與元件尺寸微縮的重要技術(shù)發(fā)展潮流。伴隨著人工智能物聯(lián)網(wǎng) (AI-centric IoT)、5G通信、高性能計(jì)算
    的頭像 發(fā)表于 12-19 15:22 ?1337次閱讀
    推動(dòng)AI<b class='flag-5'>高性能</b><b class='flag-5'>計(jì)算</b>的<b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b>解決方案

    簡(jiǎn)單介紹IC的高性能封裝

    ,最后能直接生成照相底圖交給基底分包商。  我們所尋找的設(shè)計(jì)自動(dòng)化工具要能清楚地根據(jù)先進(jìn)封裝要求對(duì)基底互連進(jìn)行設(shè)計(jì)分析,而且還要使封裝支持更多的裸片功能,如高性能
    發(fā)表于 01-28 17:34

    怎樣衡量一個(gè)芯片封裝技術(shù)是否先進(jìn)?

    。如比較小的阻抗值、較強(qiáng)的抗干擾能力、較小的信號(hào)失真等等。芯片封裝技術(shù)經(jīng)歷了好幾代的變遷,從DIP、QFP、PGA、BGA到CSP再到MCM。技術(shù)指標(biāo)和電器性能一代比一代先進(jìn)
    發(fā)表于 10-28 10:51

    ADCLK846/PCBZ,ADCLK954高性能時(shí)鐘扇出緩沖器評(píng)估板

    ADCLK846 / PCBZ,ADCLK846評(píng)估板是一款高性能時(shí)鐘扇出緩沖器。評(píng)估板采用高品質(zhì)Rogers介電材料制造。傳輸線(xiàn)路徑盡可能差分地保持接近100歐姆
    發(fā)表于 02-21 09:54

    基于ZU3EG的低功耗高性能嵌入AI高性能計(jì)算模組

    基于ZU3EG的低功耗高性能嵌入AI高性能計(jì)算模組 ![在這里插入圖片描述](?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVp
    發(fā)表于 12-14 08:38

    扇出封裝的工藝流程

    Chip First工藝 自從Fan-Out封裝問(wèn)世以來(lái),經(jīng)過(guò)多年的技術(shù)發(fā)展,扇出封裝已經(jīng)形成了多種封裝流程、
    的頭像 發(fā)表于 10-12 10:17 ?1.2w次閱讀

    日月光扇出封裝結(jié)構(gòu)有效提升計(jì)算性能

    日月光的扇出封裝結(jié)構(gòu)專(zhuān)利,通過(guò)偽凸塊增加了第一電子元件和線(xiàn)路層之間的連接強(qiáng)度,減少了封裝件的變形,并且減小了填充層破裂的風(fēng)險(xiǎn),有效提高扇出封裝
    發(fā)表于 11-23 14:48 ?644次閱讀

    RDL線(xiàn)寬線(xiàn)距將破亞微米賦能扇出封裝高效能低成本集成

    RDL 技術(shù)是先進(jìn)封裝異質(zhì)集成的基礎(chǔ),廣泛應(yīng)用扇出封裝扇出基板上芯片
    的頭像 發(fā)表于 03-01 13:59 ?5022次閱讀
    RDL線(xiàn)寬線(xiàn)距將破亞微米賦能<b class='flag-5'>扇出</b><b class='flag-5'>封裝</b>高效能低成本集成

    大板級(jí)扇出先進(jìn)封裝研發(fā)生產(chǎn)基地項(xiàng)目,簽約璧山

    領(lǐng)域。 其中,大板級(jí)扇出先進(jìn)封裝研發(fā)生產(chǎn)基地項(xiàng)目總投資不低于1億元人民幣(或等值新加坡元),企業(yè)計(jì)劃在璧山建設(shè)大板級(jí)扇出
    的頭像 發(fā)表于 06-05 17:34 ?770次閱讀

    芯品# 高性能計(jì)算芯片

    (LSE:AWE)是全球技術(shù)基礎(chǔ)設(shè)施高速連接和計(jì)算芯片的全球領(lǐng)導(dǎo)者,與Arm合作開(kāi)發(fā)基于Arm ? Neoverse?計(jì)算子系統(tǒng)(CSS)的高級(jí)計(jì)算
    的頭像 發(fā)表于 06-27 10:28 ?7370次閱讀

    華天科技硅基扇出封裝

    來(lái)源:華天科技 在半導(dǎo)體封裝領(lǐng)域, 扇出(Fan-Out)技術(shù) 正以其獨(dú)特的優(yōu)勢(shì)引領(lǐng)著新一輪的技術(shù)革新。它通過(guò)將芯片連接到更寬廣的基板上,實(shí)現(xiàn)了更高的I/O密度和更優(yōu)秀的熱性能。由于
    的頭像 發(fā)表于 12-06 10:00 ?629次閱讀

    先進(jìn)封裝技術(shù)-7扇出型板級(jí)封裝(FOPLP)

    先進(jìn)封裝技術(shù)(Semiconductor Advanced Packaging) - 1 混合鍵合技術(shù)(上) 先進(jìn)封裝技術(shù)(Semiconductor Advanced Packagi
    的頭像 發(fā)表于 12-06 11:43 ?2656次閱讀
    <b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b>技術(shù)-7<b class='flag-5'>扇出</b>型板級(jí)<b class='flag-5'>封裝</b>(FOPLP)

    聯(lián)電獲得高通高性能計(jì)算先進(jìn)封裝大單

    近日,據(jù)臺(tái)媒最新報(bào)道,聯(lián)電成功奪得高通高性能計(jì)算(HPC)領(lǐng)域的先進(jìn)封裝大單,這一合作將涵蓋AI PC、車(chē)用以及當(dāng)前熱門(mén)的AI服務(wù)器市場(chǎng),甚至涉及高帶寬存儲(chǔ)器(HBM)的整合。 據(jù)悉,
    的頭像 發(fā)表于 12-20 14:54 ?591次閱讀

    FU6832高性能電機(jī)驅(qū)動(dòng)專(zhuān)用芯片中文手冊(cè)

    電子發(fā)燒友網(wǎng)站提供《FU6832高性能電機(jī)驅(qū)動(dòng)專(zhuān)用芯片中文手冊(cè).pdf》資料免費(fèi)下載
    發(fā)表于 03-14 17:50 ?0次下載
    主站蜘蛛池模板: 神马午夜嘿嘿嘿 | 免费一级片在线 | 俺要操| 色播五月激情 | 亚洲香蕉国产高清在线播放 | 黄色免费小视频 | 亚洲嫩草影院在线观看 | 天堂中文在线www | 成 黄 色 激 情视频网站 | 国产成人精品亚洲日本在线 | 婷婷国产在线 | 又黄又免费的网站 | 欧美午夜激情影院 | 亚洲人成网站在线在线 | 性欧美大胆高清视频 | 亚洲欧美色中文字幕 | 美女视频一区 | 好紧好湿好黄的视频 | 日日噜噜噜夜夜爽爽狠狠视频 | 你懂的视频在线观看资源 | 免费观看在线aa | 亚洲综合图片人成综合网 | 成年网站在线在免费播放 | 免费看黄色网页 | 性xxxx奶大欧美高清 | 韩国在线a免费观看网站 | 亚洲一区二区福利视频 | 婷婷色爱区综合五月激情韩国 | 久久综合狠狠综合狠狠 | 亚洲综合一二三区 | 国产成人a毛片 | 日本三级a | 91啦中文在线观看 | 国产美女精品久久久久中文 | 中出丰满大乳中文字幕 | 色老头久久久久久久久久 | 人与禽一级一级毛片 | 免费三级pq | www.激情网.com | 老色批软件 | 天天好比|