Chip First工藝
自從Fan-Out封裝問(wèn)世以來(lái),經(jīng)過(guò)多年的技術(shù)發(fā)展,扇出式封裝已經(jīng)形成了多種封裝流程、封裝結(jié)構(gòu)以適應(yīng)不同產(chǎn)品需要,根據(jù)工藝流程,可以分為先貼芯片后加工RDL的Chip First工藝和先制作RDL后貼裝芯片的Chip Last工藝兩大類(lèi),其中, 結(jié)構(gòu)相對(duì)簡(jiǎn)單的是采用Chip First工藝的eWLB ,該結(jié)構(gòu)如圖1所示:
圖1 eWLB結(jié)構(gòu)
其工藝流程如下:
1
將切割好的芯片Pad面向下粘貼在帶臨時(shí)鍵合膠的載片上;
2
從芯片背面對(duì)載片進(jìn)行灌膠塑封;
3
移除臨時(shí)載片形成塑封后的二次晶圓(扇出式晶圓);
4
去除Pad上的殘留膠并在Pad面形成RDL層;
5
在RDL層上植球并切割成單個(gè)成品。
此技術(shù)的優(yōu)勢(shì)是 制程相對(duì)簡(jiǎn)單,成本優(yōu)勢(shì)明顯 。但由于移除載片后,扇出晶圓的翹曲難以控制,對(duì)RDL線(xiàn)路的生長(zhǎng)技術(shù)提出了挑戰(zhàn),難以制作高密度的RDL,因此該技術(shù)主要應(yīng)用于布線(xiàn)密度較低的中低端的產(chǎn)品。
真正讓Chip First扇出式封裝成為行業(yè)熱點(diǎn)的原因無(wú)疑是因?yàn)榕_(tái)積電(TSMC)在2016年在I-phone7中使用了InFO^TM^結(jié)構(gòu),該結(jié)構(gòu)如圖2所示。
圖2 臺(tái)積電InFO產(chǎn)品結(jié)構(gòu)
其工藝流程如下:
1
在晶圓Pad上制作一層預(yù)制銅柱;
2
將切割好的芯片Pad面向上粘貼在帶臨時(shí)鍵合膠的載片上;
3
對(duì)載片進(jìn)行灌膠塑封;
4
對(duì)塑封好的扇出晶圓進(jìn)行研磨,露出預(yù)制銅柱的頂部;
5
在預(yù)制銅柱的頂部進(jìn)一步制作RDL及植球移除載片;
6
將完成植球的扇出式晶圓切割成單個(gè)成品。
該技術(shù)由于布線(xiàn)工藝在載片上完成,沒(méi)有翹曲等因素的影響,因而能夠?qū)崿F(xiàn)高密度布線(xiàn),同時(shí)整體封裝厚度也能控制的很低,多應(yīng)用在高端手機(jī)處理器等高價(jià)值芯片上。缺點(diǎn)是工藝控制要求高,而且RDL良率直接會(huì)影響到芯片成品率,因此最終成品價(jià)格較高。
以上方式都是先貼芯片后制作RDL的工藝,所以稱(chēng)為Chip-First工藝,如果先制作RDL,然后在RDL上貼裝芯片,便稱(chēng)為Chip-Last工藝。此工藝需要在RDL上倒裝植球后的芯片,通常適用于空間要求略高的FcBGA產(chǎn)品,但由于只在檢驗(yàn)合格的RDL上貼裝芯片,可避免RDL工程良率給芯片帶來(lái)的損失,因此對(duì)于價(jià)格昂貴的高端芯片而言,有較明顯的價(jià)格優(yōu)勢(shì)。
長(zhǎng)電科技Chip Last工藝
長(zhǎng)電科技2021年7月正式推出了一款使用Chip-Last封裝工藝的高密度扇出式封裝 — XDFOI ^TM^ -FcBGA-H,該產(chǎn)品的結(jié)構(gòu)如下:
圖3 JCET XDFOI ^TM^ -FcBGA-H封裝結(jié)構(gòu)
其工藝流程如下:
1
在帶臨時(shí)鍵合膠的載片上制作RDL線(xiàn)路層;
2
倒裝焊接上已植球切割好的芯片;
3
芯片底部焊接區(qū)域進(jìn)行底部填充,再對(duì)整張貼好芯片的基板進(jìn)行整體塑封;
4
移除載片并在圓片底部形成Bump;
5
對(duì)此整個(gè)扇出式原片進(jìn)行研磨與切割后形成XDFOI^TM^ Fan-Out Unit顆粒;
6
將Fan-Out Unit倒裝封裝在基板上并進(jìn)行底部填充;
7
貼裝散熱蓋及植球,最終形成XDFOI ^TM^ -FcBGA-H封裝。
此技術(shù)的優(yōu)點(diǎn)在于:避免了RDL良率造成的芯片損失,具有更高的成本競(jìng)爭(zhēng)力,且直接在載片上布線(xiàn)RDL,簡(jiǎn)化了工藝。另外RDL的布線(xiàn)間距也可以達(dá)到2um水準(zhǔn),大大提高布線(xiàn)密度,能滿(mǎn)足高性能產(chǎn)品封裝需求。
Fan-Out封裝發(fā)展趨勢(shì)
隨著Chip-Let技術(shù)會(huì)越來(lái)越得到半導(dǎo)體業(yè)界的重視,封裝技術(shù)的發(fā)展已經(jīng)成為了半導(dǎo)體行業(yè)發(fā)展的重要支點(diǎn),而先進(jìn)高密度Fan-Out封裝也必然是發(fā)展中的熱點(diǎn)。
根據(jù)目前的發(fā)展趨勢(shì)看,Fan-Out封裝主要有以下幾個(gè)發(fā)展趨勢(shì):
01|高密度布線(xiàn)
根據(jù)行業(yè)發(fā)展預(yù)測(cè),下一代Fan-Out技術(shù)RDL的布線(xiàn)間距將達(dá)到1um以下,這將對(duì)RDL布線(xiàn)技術(shù)的發(fā)展提出進(jìn)一步挑戰(zhàn)。
02|產(chǎn)品大型化
由于突破了單個(gè)硅芯片限制, 多Die合封的封裝單元尺寸很容易突破原有單顆硅芯片常規(guī)上限(通常為830mm ^2^ )的限制,各大OSAT的合封單元目標(biāo)都在1500mm^2^以上,有的面積甚至將達(dá)到2500mm ^2^ ,這對(duì)封裝工藝以及封裝材料開(kāi)發(fā)提出了巨大的挑戰(zhàn)。
03|封裝結(jié)構(gòu)復(fù)雜化
在Chip-Let技術(shù)發(fā)展路線(xiàn)圖中,芯片互聯(lián)種類(lèi)越來(lái)越復(fù)雜,不僅有RDL互聯(lián),還有硅基板Interposer互聯(lián),橋接芯片互聯(lián)等封裝方式都在快速發(fā)展中。封裝模式的多元化對(duì)制程能力開(kāi)發(fā)也提出了更高的要求。
臺(tái)積電、Intel、Samsung等國(guó)際頂尖半導(dǎo)體公司都已成功進(jìn)軍先進(jìn)封裝市場(chǎng)。各大先進(jìn)半導(dǎo)體公司都確立發(fā)展高密度扇出式封裝為技術(shù)戰(zhàn)略方向。值此變革之時(shí),長(zhǎng)電科技緊跟時(shí)代潮流,在先進(jìn)封裝上積極投入,率先在國(guó)內(nèi)開(kāi)發(fā)出了自己的先進(jìn)高密度Fan-Out封裝。長(zhǎng)電科技不但要在國(guó)內(nèi)企業(yè)中保持技術(shù)領(lǐng)先優(yōu)勢(shì),還要進(jìn)一步開(kāi)拓進(jìn)取,繼續(xù)在先進(jìn)封裝上加大研發(fā)力度,力爭(zhēng)在后摩爾時(shí)代的半導(dǎo)體技術(shù)開(kāi)發(fā)的國(guó)際競(jìng)爭(zhēng)中占得先機(jī)。
-
芯片
+關(guān)注
關(guān)注
459文章
52230瀏覽量
436679 -
封裝
+關(guān)注
關(guān)注
128文章
8549瀏覽量
144852 -
Chip
+關(guān)注
關(guān)注
1文章
59瀏覽量
26803
發(fā)布評(píng)論請(qǐng)先 登錄
推動(dòng)AI高性能計(jì)算的先進(jìn)封裝解決方案

簡(jiǎn)單介紹IC的高性能封裝
怎樣衡量一個(gè)芯片封裝技術(shù)是否先進(jìn)?
ADCLK846/PCBZ,ADCLK954高性能時(shí)鐘扇出緩沖器評(píng)估板
基于ZU3EG的低功耗高性能嵌入式AI高性能計(jì)算模組
扇出式封裝的工藝流程
日月光扇出型封裝結(jié)構(gòu)有效提升計(jì)算性能
RDL線(xiàn)寬線(xiàn)距將破亞微米賦能扇出封裝高效能低成本集成

大板級(jí)扇出式先進(jìn)封裝研發(fā)生產(chǎn)基地項(xiàng)目,簽約璧山
芯品# 高性能計(jì)算芯片
華天科技硅基扇出封裝
先進(jìn)封裝技術(shù)-7扇出型板級(jí)封裝(FOPLP)

評(píng)論