對(duì)于高速信號(hào)的匹配和對(duì)接，從電氣來(lái)考慮的話(huà)，主要考慮兩個(gè)方面的問(wèn)題：

1、AC信號(hào)的擺幅和回路

2、DC電平的幅度和回路

如果從實(shí)際設(shè)計(jì)的方便和合理的角度來(lái)考慮的話(huà)，要把握幾個(gè)基本原則：

1、容易布板

2、功耗最小

3、匹配方式最簡(jiǎn)單（阻容個(gè)數(shù)最少）

一般情況下，如果是同一種電平信號(hào)的對(duì)接，基本上都是采用直流耦合方式對(duì)接就可以了。

但是對(duì)于不同信號(hào)電平之間的對(duì)接來(lái)說(shuō)，AC的幅度和DC的幅度不一定能夠完全對(duì)應(yīng)得上，所以必須考慮好AC和DC的幅度。

在這種情況下，采用交流耦合的方式比較常見(jiàn)，當(dāng)然也可以直流耦合（一般情況下要用電阻分壓等方式來(lái)實(shí)現(xiàn)AC和DC的幅度相匹配）。

高速信號(hào)匹配和對(duì)接

a LVPECL&LVPECL（PECL同理）

方式一：

圖 1

圖 1 的匹配方式是 PECL電路的基本匹配模型，其中：2 個(gè) 50 歐姆的作用，既是交流匹配的電阻， 所以應(yīng)該在離輸入端很近的地方，同時(shí)充當(dāng)直流回路的偏置電阻。

由于是同一種電平對(duì)接， AC擺幅和DC電平當(dāng)然沒(méi)有問(wèn)題（符合下表）：

缺點(diǎn)：

1、只有二個(gè)匹配電阻， 電阻個(gè)數(shù)最少， 但是二個(gè)電阻都必須靠輸入端比較近的地方放置， PCB布板可能有點(diǎn)困難。

2、最大的缺點(diǎn)就是需要 VCC-2V的電源，如果這種電路的路數(shù)很多，為此提供 VCC-2V還是可以的，如果路數(shù)不多，那么就不值得了。

經(jīng)過(guò)演化變化成圖2。

方式二：

圖2

圖2 是從圖1 演化而來(lái)，R1=130，R2=82（ 3v3）；R1=82，R2=130（ 5v）。其中 R1//R2 既充當(dāng)交流匹配電阻（ 50 歐姆），也充當(dāng)直流偏置電阻。

缺點(diǎn)：

1、4個(gè)電阻都必須放在離輸入端很近的地方，對(duì) PCB布板造成困難。

2、匹配電阻功耗比較大， 如果路數(shù)很多的話(huà)， 對(duì)單板的功耗來(lái)說(shuō)是一個(gè)比較大的問(wèn)題（靜態(tài)電阻很小） 。

在實(shí)際的布板過(guò)程中，我們并不提倡使用這種電路 。

方式三：

圖3

圖3 是一種資料上很少提，但是卻很有用的電路方式，其中 R1=140~200 歐姆（ 3v3）， R1=270~330歐姆（ 5V）， R2=100 歐姆。R1為輸出門(mén)提供偏置電流， R2 為交流信號(hào)提供匹配。輸入門(mén)的直流電平直接利用輸出門(mén)的直流電平，并不需要外來(lái)的上下拉電阻來(lái)提供。

優(yōu)點(diǎn)：

1、電阻個(gè)數(shù)很少，只有 3 個(gè)。

2、只有 R2一個(gè)電阻必須放在離輸入門(mén)比較近的地方， R1放置的地方可以比較隨便，只要不引入過(guò)長(zhǎng)的線頭（過(guò)長(zhǎng)的線頭會(huì)導(dǎo)致反射）就可以了。

3、PCB布板比較容易處理。

這種電路的功耗比圖2小得多，是一個(gè)優(yōu)選電路 。

b LVPECL&PECL

對(duì)于 LVPECL和 PECL來(lái)說(shuō)，雖然 AC 的擺幅相同（ 800mV），但是直流電平不一樣，所以無(wú)法之間用 DC耦合對(duì)接起來(lái)。在這種情況下，我們可以考慮用 AC耦合方式來(lái)處理。

方式一：

圖4

其中：R1=140~200 歐姆 屬于直流偏置電阻，C1為耦合電容， 可以放在線上的任何一個(gè)地方， 不一定在源端， 也不一定要在末端。R2=100 歐姆 屬于交流匹配電阻，一定要放在末端。

R3、 R4 為 K 級(jí)別的電阻， 必須滿(mǎn)足R4/(R3+R4)=(VCC-1.3V)/VCC的比值就可以了。R3/R4 是為輸入端提供直流電平，所以對(duì) PCB上的位置沒(méi)有特殊要求，只需要不引入長(zhǎng)線頭就可以了。

優(yōu)點(diǎn)：

1、對(duì)于交流耦合來(lái)說(shuō)，器阻容器件的個(gè)數(shù)算是比較少的了；

2、只對(duì)一個(gè)電阻的位置（ R2）有要求，其他的沒(méi)有要求；

3、功耗也比較小。

4、當(dāng) LVPECL輸出沒(méi)有交流信號(hào)的時(shí)候，那么輸入端卻可以依靠 100 歐姆的電阻，使得 P/N 維持一個(gè)電壓差，從而保證輸入端的穩(wěn)定（恒為“ 0”或者“ 1”）。

大家可以聯(lián)想到芯片 LOS信號(hào)的檢測(cè)機(jī)制――看輸入的信號(hào)是否為長(zhǎng)“ 0”或者長(zhǎng)“ 1”。為芯片的正確檢測(cè) LOS提供了保證。而圖5 的匹配方式是無(wú)法解決這個(gè)問(wèn)題的。該電路屬于優(yōu)選電路類(lèi)型。這種方式可以推廣到 LVPECL&LVDS；LVDS&LVPECL等電平的對(duì)接。

方式二：

圖5

圖5 電路是很多資料推薦使用的， 從原理上分析沒(méi)有錯(cuò)， 但是從實(shí)用的角度來(lái)說(shuō)并不是最佳方案。

缺點(diǎn)：

1、電路（ a）種的 R2/R3 既做為交流匹配電阻，又做為輸入直流電平，由于 R2/R3共 4 個(gè)電阻必須放在輸入引腳附近，所以可能導(dǎo)致 PCB布板困難。同時(shí)功耗也比較大。

2、電路（ b）應(yīng)該說(shuō)有比（ a）比較大的改進(jìn)，雖然從電阻的個(gè)數(shù)上來(lái)說(shuō)還多了一個(gè)，但是 PCB布板容易，并且功耗比較小。其 R2/R3 阻值可以是 K 級(jí)別的。

此方案不提倡使用。

方式三：

圖6

圖6 從原理上來(lái)說(shuō)也沒(méi)有錯(cuò)，但是 R2/C1/R3/R4 等 7 個(gè)阻容必須放輸入端很近，布局相當(dāng)困難，對(duì)于 PCB 布局來(lái)說(shuō)還不如方式一和方式二。

此方案不推薦使用 。

c LVPECL&LVDS

對(duì)于 LVPECL輸出， LVDS輸入的信號(hào)來(lái)說(shuō)， LVPECL的直流輸出電平為 2V 左右，而 LVDS的直流輸入可以為 0.2V~2.2V， 所以直流電平本身不是關(guān)鍵。

對(duì)于交流電平來(lái)說(shuō) LVPECL輸出最大為 800mV，甚至超過(guò) 1V，而 LVDS的輸入交流電平一般不能承受 800mV 的輸入（具體還得看芯片資料的說(shuō)明） ，一般是認(rèn)為最大在 400mV 左右。

所以如何把交流幅度調(diào)整到 LVDS能夠接受的范圍才是關(guān)鍵。

圖 7

以上是 LVPECL到 LVDS的 DC和 AC二種耦合的示意圖。具體的電阻值請(qǐng)參考其他資料，自行計(jì)算。

d LVPECL&CML

對(duì)于 LVPECL輸出 CML 輸入的信號(hào)來(lái)說(shuō)， LVPECL的輸出交流擺幅比較大，可能會(huì)超過(guò) CML 電平的最大輸入擺幅，所以一般情況下應(yīng)該加衰減，同時(shí)也要關(guān)注直流電平。同樣，有 AC耦合和 DC耦合二種。

圖 8

一般情況下， 二種不同直流電平的信號(hào) （即輸出信號(hào)的直流電平與輸入需求的直流電平相差比較大） ，提倡使用 AC 耦合 ，這樣輸出的直流電平與輸入的直流電平獨(dú)立。

e CML&LVPECL

對(duì)于 CML 輸出， LVPECL輸入來(lái)說(shuō)，由于直流電平相差很大，所以一般采用交流耦合方式。

而 CML輸出的交流幅度一般不會(huì)大于 LVPECL接收的交流幅度，所以交流方面只需要考慮匹配就可以了，不需要考慮幅度。有些資料提供的匹配電路圖如下：

圖 9

本人認(rèn)為，圖（ a）（ b）存在圖5、圖6 所描述的相同弊病，最好采用如圖10 結(jié)構(gòu)的電路 。同樣，圖（ c）的 100 歐姆電阻放在電容后面對(duì)于 PCB布板來(lái)說(shuō)更方便一些，從匹配的角度來(lái)說(shuō)更好一些。

圖10

f LVDS&LVDS

應(yīng)該說(shuō) LVDS之間的對(duì)接是最簡(jiǎn)單的對(duì)接了。

圖 11

g CML&CML

圖 12

CML 電平一般情況下使用直流耦合就可以了。當(dāng)然如果二個(gè)芯片的供電電源不同就必須用交流耦合了。因?yàn)榇藭r(shí)二個(gè)芯片直接的直流電平不同， 不能直接對(duì)接。

h LVDS&CML；CML&LVDS

一般情況下， 不會(huì)存在 LVDS與 CML 之間的對(duì)接， 因?yàn)?CML 電平一般用在高速信號(hào)，如 2.5G/10G 等場(chǎng)合。

而 LVDS一般很難用在那么高的速率。在這里要注意的是，輸出交流幅度是否落在輸入交流幅度之內(nèi)

圖13

審核編輯：湯梓紅