在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Verilog數(shù)值轉(zhuǎn)換知識(shí)總結(jié)

冬至子 ? 來(lái)源:數(shù)字IC與好好生活的兩居室 ? 作者:除夕之夜啊 ? 2023-06-01 11:32 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本節(jié)主要對(duì)有符號(hào)數(shù)的十進(jìn)制與二進(jìn)制表示以及一些數(shù)值變換進(jìn)行簡(jiǎn)單的總結(jié)。

定義一個(gè)寬度為 DW 的二進(jìn)制補(bǔ)碼格式的數(shù)據(jù) dbin ,其表示的有符號(hào)十進(jìn)制數(shù)字為 ddec 。

reg [DW-1:0]     dbin ;
  1. 十進(jìn)制有符號(hào)數(shù)轉(zhuǎn)二進(jìn)制補(bǔ)碼

正數(shù)的補(bǔ)碼為原碼。

假如十進(jìn)制數(shù) ddec 為負(fù)數(shù),則計(jì)算其對(duì)應(yīng)的二進(jìn)制補(bǔ)碼的方法主要有 2 種:

◆將ddec 最高位符號(hào)位改寫(xiě)為 1,剩余數(shù)值部分取反加一

例如,4bit 數(shù)字 -6 的數(shù)值部分為 4'b0110,取反加一后為 4'b0010,高位改寫(xiě)后為 4 'b1010。

dbin = {1'b1, ~3'b110 + 1'b1} ;    //4'b1010

◆將負(fù)數(shù) ddec 直接與其代表的最大數(shù)值范圍數(shù)相加(有人稱之為模數(shù))

例如,4bit 數(shù)字 -6 與 16(2 的 4 次冪)的和為 10, 即對(duì)應(yīng) 4'b1010。

dbin = ddec + (1< 4) ;        //4'b1010
  1. 二級(jí)制補(bǔ)碼轉(zhuǎn)十進(jìn)制有符號(hào)數(shù)

當(dāng) dbin 最高位為 0 時(shí),其數(shù)值大小即為其表示的十進(jìn)制正數(shù)。

當(dāng) dbin 最高位為 1 時(shí),計(jì)算其表示的十進(jìn)制有符號(hào)數(shù)方法主要有 2 種:

◆將 dbin 取反加一,并增加符號(hào)位

例如,4bit 數(shù)字 -6 的補(bǔ)碼為 4'b1010,取反加一后為 4'b0110,增加符號(hào)位后為 -6。

ddec = -(~4'b1010 + 1'b1) ;  //-6

◆將 dbin 代表的無(wú)符號(hào)數(shù)值與其代表的最大數(shù)值范圍數(shù)直接相減

例如,4bit 數(shù)字 -6 的補(bǔ)碼為 4'b1010,即無(wú)符號(hào)數(shù)值為 10,10 減 16 便可得到 -6 。

ddec = dbin - (1< 4) ;  //-6
  1. 絕對(duì)值

求 dbin 的絕對(duì)值邏輯如下:

dbin_abs = (dbin[DW-1]? ~dbin : dbin) + 1'b1 ;

例如,4bit 數(shù)字 -6 的補(bǔ)碼為 4'b1010,取反加 1 后的值為 4'b0110(6),即為 -6 的絕對(duì)值。

但如果 dbin 為正數(shù),加 1 后的值比其真正的絕對(duì)值要大 1,此步操作只是為了讓正數(shù)部分的絕對(duì)值數(shù)量與負(fù)數(shù)部分一致。因?yàn)橐欢ㄎ粚捪?,由?0 值的存在,有符號(hào)數(shù)表示的負(fù)數(shù)數(shù)量會(huì)比正數(shù)多 1 個(gè)。

  1. 有符號(hào)數(shù)轉(zhuǎn)無(wú)符號(hào)數(shù)

將有符號(hào)數(shù)擴(kuò)展成為無(wú)符號(hào)數(shù)的邏輯如下:

dbin_unsigned = {!dbin[DW-1], dbin[DW-2:0]) ;

例如 4'b1010 (-6) -> 4'b0010 (2),4'b0010 (2) -> 4'b1010 (10) 。

其實(shí)轉(zhuǎn)換原則是將數(shù)據(jù)代表的數(shù)值范圍移動(dòng)到 0 以上,有符號(hào)數(shù)轉(zhuǎn)換成無(wú)符號(hào)數(shù)之后,數(shù)據(jù)相對(duì)間的差并沒(méi)有改變。

  1. 擴(kuò)展符號(hào)位

計(jì)算時(shí)有時(shí)會(huì)根據(jù)需要對(duì)有符號(hào)數(shù)位寬進(jìn)行擴(kuò)展。假設(shè)位寬增量為 W,擴(kuò)展邏輯如下:

dbin_extend = {{(W){dbin[DW-1]}}, dbin} ;

擴(kuò)展原則就是將信號(hào)代表符號(hào)位的最高位,填充至擴(kuò)展的高位數(shù)據(jù)位中。

例如 4'b1010 (-6) 擴(kuò)展到 8bit 為 8'b11111010,計(jì)算其對(duì)應(yīng)的負(fù)數(shù)仍然是 -6。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 二進(jìn)制
    +關(guān)注

    關(guān)注

    2

    文章

    807

    瀏覽量

    42306
  • Verilog
    +關(guān)注

    關(guān)注

    29

    文章

    1367

    瀏覽量

    112199
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    Verilog HDL練習(xí)題和Verilog基礎(chǔ)知識(shí)適合verilog新人

    Verilog HDL練習(xí)題和Verilog基礎(chǔ)知識(shí)適合verilog新人Verilog HDL練習(xí)題.pdfVerilog基礎(chǔ)
    發(fā)表于 08-15 15:08

    Verilog基礎(chǔ)知識(shí)

    Verilog基礎(chǔ)知識(shí)
    發(fā)表于 09-30 08:50

    verilog HDL語(yǔ)法總結(jié)

    verilog HDL語(yǔ)法總結(jié)
    發(fā)表于 03-16 14:26

    Verilog HDL數(shù)字系統(tǒng)設(shè)計(jì)教程》(第四版)學(xué)習(xí)筆記 part1 Verilog數(shù)字設(shè)計(jì)基礎(chǔ)——第一章知識(shí)點(diǎn)總結(jié)

    內(nèi)容,有的沒(méi)寫(xiě)在總結(jié)里,有的在總結(jié)里標(biāo)注出了“存疑”二字,請(qǐng)各位讀者閱讀時(shí)留意。最后也歡迎各位讀者指出文章中出現(xiàn)的錯(cuò)誤!目錄第一章Verilog基礎(chǔ)知識(shí)1.1
    發(fā)表于 03-22 10:26

    路由器常用基礎(chǔ)知識(shí)總結(jié)

    路由器常用基礎(chǔ)知識(shí)總結(jié)路由器常用基礎(chǔ)知識(shí)總結(jié)路由器常用基礎(chǔ)知識(shí)總結(jié)
    發(fā)表于 10-30 18:08 ?0次下載

    Verilog基礎(chǔ)知識(shí)

    Verilog基礎(chǔ)知識(shí),感興趣的小伙伴們可以瞧一瞧。
    發(fā)表于 11-10 15:29 ?4次下載

    Verilog_HDL基礎(chǔ)知識(shí)非常好的學(xué)習(xí)教程 (1)

    Verilog_HDL基礎(chǔ)知識(shí)非常好的學(xué)習(xí)教程 (1)
    發(fā)表于 01-04 12:33 ?0次下載

    linux Android基礎(chǔ)知識(shí)總結(jié)

    linux Android基礎(chǔ)知識(shí)總結(jié)
    發(fā)表于 10-24 09:00 ?6次下載
    linux Android基礎(chǔ)<b class='flag-5'>知識(shí)</b><b class='flag-5'>總結(jié)</b>

    DSP教程之DSP數(shù)值運(yùn)算基礎(chǔ)總結(jié)的詳細(xì)資料說(shuō)明

    本文檔的主要內(nèi)容詳細(xì)介紹的是DSP教程之DSP數(shù)值運(yùn)算基礎(chǔ)總結(jié)的詳細(xì)資料說(shuō)明主要內(nèi)容包括了:1.相關(guān)基礎(chǔ)知識(shí)復(fù)習(xí),2.定點(diǎn)基本概念,3.定點(diǎn)運(yùn)算實(shí)現(xiàn)的基本原理,4.DSP定點(diǎn)算術(shù)運(yùn)算實(shí)現(xiàn)的基本原理,5.浮點(diǎn)數(shù)的表示格式。
    發(fā)表于 03-12 18:00 ?9次下載
    DSP教程之DSP<b class='flag-5'>數(shù)值</b>運(yùn)算基礎(chǔ)<b class='flag-5'>總結(jié)</b>的詳細(xì)資料說(shuō)明

    Verilog編程語(yǔ)言界面入門(mén)知識(shí)簡(jiǎn)介

    即使Verilog成功,許多經(jīng)驗(yàn)豐富的Verilog用戶仍然認(rèn)為其編程語(yǔ)言界面( PLI)作為“軟件任務(wù)”。一步一步的方法可以幫助您在編寫(xiě)PLI函數(shù)時(shí)“打破僵局”。通過(guò)學(xué)習(xí)PLI設(shè)計(jì)的基本知識(shí)而不會(huì)被太多細(xì)節(jié)困擾,您將獲得可以立
    的頭像 發(fā)表于 08-13 17:31 ?6441次閱讀

    Verilog教程之Verilog HDL數(shù)字集成電路設(shè)計(jì)方法和基礎(chǔ)知識(shí)課件

    本文檔的主要內(nèi)容詳細(xì)介紹的是Verilog教程之Verilog HDL數(shù)字集成電路設(shè)計(jì)方法和基礎(chǔ)知識(shí)課件
    發(fā)表于 12-09 11:24 ?53次下載
    <b class='flag-5'>Verilog</b>教程之<b class='flag-5'>Verilog</b> HDL數(shù)字集成電路設(shè)計(jì)方法和基礎(chǔ)<b class='flag-5'>知識(shí)</b>課件

    Verilog的基礎(chǔ)知識(shí)

    本節(jié)主要講解了 Verilog 的基礎(chǔ)知識(shí),包括 7 個(gè)小節(jié),下面我們分別給大家介紹這 7 個(gè)小節(jié)的內(nèi)容。
    的頭像 發(fā)表于 08-15 09:04 ?2879次閱讀

    固態(tài)相變知識(shí)總結(jié)

    固態(tài)相變知識(shí)總結(jié)
    的頭像 發(fā)表于 07-14 10:32 ?2410次閱讀
    固態(tài)相變<b class='flag-5'>知識(shí)</b><b class='flag-5'>總結(jié)</b>

    Verilog到VHDL轉(zhuǎn)換的經(jīng)驗(yàn)與技巧總結(jié)

    Verilog與VHDL語(yǔ)法是互通且相互對(duì)應(yīng)的,如何查看二者對(duì)同一硬件結(jié)構(gòu)的描述,可以借助EDA工具,如Vivado,打開(kāi)Vivado后它里面的語(yǔ)言模板后,也可以對(duì)比查看Verilog和VHDL之間的差異。
    的頭像 發(fā)表于 04-28 17:47 ?3502次閱讀
    <b class='flag-5'>Verilog</b>到VHDL<b class='flag-5'>轉(zhuǎn)換</b>的經(jīng)驗(yàn)與技巧<b class='flag-5'>總結(jié)</b>

    Verilog HDL的基礎(chǔ)知識(shí)

    本文繼續(xù)介紹Verilog HDL基礎(chǔ)知識(shí),重點(diǎn)介紹賦值語(yǔ)句、阻塞與非阻塞、循環(huán)語(yǔ)句、同步與異步、函數(shù)與任務(wù)語(yǔ)法知識(shí)。
    的頭像 發(fā)表于 10-24 15:00 ?1184次閱讀
    <b class='flag-5'>Verilog</b> HDL的基礎(chǔ)<b class='flag-5'>知識(shí)</b>
    主站蜘蛛池模板: 亚洲福利视频网站 | 男人操女人免费 | 日本人六九视频69jzz免费 | 色婷婷精品 | 国产天堂网 | 男人透女人超爽视频免费 | 亚洲国产女人aaa毛片在线 | 来吧成人综合网 | www.碰| 午夜黄页网站在线播放 | 日本午夜大片免费观看视频 | 欧美激情区 | 日本高清视频在线www色 | 精品三级国产精品经典三 | 久久久综合久久 | 久久人人视频 | 国产午夜视频在线观看 | 国产在线精彩视频二区 | 国产免费私拍一区二区三区 | 欧日韩美香蕉在线观看 | 午夜一区二区免费视频 | 国产精品嫩草影院在线播放 | 色色色色色色色色色色色色色色 | xx肥妇人爽妇网 | 深夜视频在线观看免费 | 天堂最新资源在线 | 一个色中文字幕 | 夜夜夜夜爽 | 欧美成人精品福利网站 | 久久九九国产 | 成人久久网 | 美女视频黄免费 | 亚洲日本三级 | 国产一级在线观看www色 | h视频在线观看视频观看 | 欧美视频精品在线 | 天天拍天天操 | 美女久久久久久 | 五月激情综合婷婷 | 亚洲美国avcom | 精品国产乱码久久久久久浪潮 |