《一款射頻芯片的layout設計指導案例-篇章1》中，我們闡述了RTL8762元件布局順序、DC/DC電路元件布局走線、電源Bypass布局規范、外部flash布局走線、RF布局走線，

本篇闡述晶振、ESD、板層等相關指導建議——

40MHz晶振布局走線規范

在沒有結構限制情況下， Crystal 和 BT CHIP 要放在同一層面。

為了避免干擾 RF 信號， Crystal 盡量遠離 RF Trace。

Crystal 的放置應盡可能靠近 BT CHIP，路徑要短， Trace 寬度建議超過 6mil。

如果是 2 層板，禁止在 Crystal 的背層走線，讓背層（BOT）的鋪銅保留完整性。

ESDLayout

TVS 擺放位置應盡可能靠近 ESD 源頭（接頭等處），與被保護 IC 的距離要遠于 ESD 源。布線時需將 ESD 源直接接到 TVS，減少 TVS 管和回流地之間的寄生電感

分割地平面時要注意縮短信號線的回流路徑， 采用星狀線的方式實現并聯接地。

刪除孤島銅皮，用地將敏感信號包裹起來，防止其他信號的輻射干擾

盡量縮短線長以減少寄生電感。因直角走線會產生更大的電磁輻射，避免直角走線連接到器件或走線上。高速電路設計時，更需注意這點。

盡量增大過孔的鉆孔直徑和焊盤直徑，減少過孔的寄生電感。

布線時，讓敏感信號線遠離 PCB 板邊。為避免走線與天線間的串擾，走線需遠離天線，天線需放在離

接頭較遠的位置。布局時，將所有的接頭和板邊接線放在 PCB 板邊一側， ESD 敏感器件放到 PCB 中心。

兩層板注意事項

BT CHIP、 RF、 Crystal、 Buck 區域，盡量避免于這些區域走線。

兩層板走線盡可能走在同一層面。

若走線要貫穿到背層，背面的走線盡可能短或者集中在一起，維持背面敷銅的完整。

電源VDD12 走線可將 EPAD 尺寸改小到 3.6mm， trace 從 IC package 縫隙中穿過。

其他注意事項

上下層走線時盡可能不要平行重疊的走線

External flash 必須盡量的靠近 IC 擺放