本文介紹了設計數字無線電接收機的基礎知識。隨著數據轉換器和無線電技術的許多新進展，復雜的接收器設計已大大簡化。本文試圖解釋如何計算這種接收器的靈敏度和選擇性。它絕不是詳盡的闡述，而是此類設計中涉及的許多技術和計算的入門。

無線電設計和架構的許多進步現在允許無線電設計領域的快速變化。這些變化允許通過使用數字元件來取代不可靠和不準確的模擬元件來減小尺寸、成本和復雜性并改善制造。為此，半導體設計和制造需要取得許多進展，并在過去幾年中取得了成果。其中一些進步包括更好的集成混頻器、LNA、改進的SAW濾波器、低成本高性能ADC以及可編程數字調諧器和濾波器。本文總結了這些器件的設計問題以及這些器件與完整無線電系統的接口。

什么是收音機？

傳統上，無線電被認為是連接到天線及其后面一切的“盒子”，但是，許多系統設計被劃分為兩個獨立的子系統。無線電和數字處理器。通過這種分割，無線電的目的是向下轉換和過濾所需的信號，然后將信息數字化。同樣，數字處理器的目的是獲取數字化數據并提取所需的信息。

需要了解的重要一點是，數字接收器與數字無線電（調制）不是一回事。事實上，數字接收器在接收任何模擬信號（如AM或FM）方面都非常出色。 數字接收器可用于接收任何類型的調制，包括任何模擬或數字調制標準。此外，由于數字處理器的核心是數字信號處理器（DSP），這允許通過軟件控制整個無線電接收器本身的許多方面。因此，這些DSP可以根據客戶細分通過升級或新功能重新編程，所有這些都使用相同的硬件。但是，這本身就是一個完整的討論，而不是本文的重點。

本文的重點是無線電以及如何預測/設計性能。將討論以下主題：

可用噪聲功率

級聯噪聲系數

噪聲系數和模數轉換器

轉換增益和靈敏度

ADC雜散信號和抖動

三階截點

模數轉換器時鐘抖動

相位噪聲

射頻部分的 IP3

單載波與多載波

正在討論兩種基本類型的無線電。第一個稱為單載波接收器，第二個稱為多載波接收器 它們的名字暗示了顯而易見的，但它們的功能可能并不完全清楚。單載波接收器是一種傳統的無線電接收器，在IF級的模擬濾波器中產生選擇性。多載波接收器使用單個RF/IF模擬條處理頻帶內的所有信號，并在模數轉換器之后的數字濾波器內獲得選擇性。這種接收器的好處是，在具有多個接收器調諧到同一頻段內不同頻率的應用中，可以實現更小的系統設計，并且由于消除了冗余電路而降低了成本。典型的應用是蜂窩/無線本地環路基站。另一個應用可能是監視接收器，通常使用掃描儀來監視多個頻率。此應用程序允許同時監控多個頻率，而無需順序掃描。

典型的單載波接收器

典型的多載波接收器

實現數字無線電接收器的優勢

在詳細討論設計數字無線電接收器之前，需要討論一些技術優勢。其中包括過采樣、處理增益、欠采樣、頻率規劃/雜散放置。其中許多提供了傳統無線電接收器設計無法實現的技術優勢。

過采樣和過程增益

奈奎斯特準則緊湊地確定了任何給定信號所需的采樣速率。很多時候，奈奎斯特速率被引用為采樣速率，是最高頻率分量的兩倍。這意味著對于70 MHz的中頻采樣應用，將需要140 MSPS的采樣速率。如果我們的信號在5 MHz左右僅占用70 MHz，那么以140 MSPS采樣幾乎是浪費的。相反，奈奎斯特要求對信號進行兩倍于信號帶寬的采樣。因此，如果我們的信號帶寬為5 MHz，則以10 MHz采樣就足夠了。除此之外的任何內容都稱為過度采樣。過采樣是一項非常重要的功能，因為它允許在數字域中有效增益接收的SNR。

與過度采樣相反的是欠采樣的行為。欠采樣是以遠低于實際信號頻率一半的頻率進行采樣的行為（請參閱下面關于欠采樣的部分）。因此，可以同時進行過采樣和欠采樣，因為一個是根據帶寬定義的，另一個是根據感興趣的頻率定義的。

在任何數字化過程中，信號采樣速度越快，本底噪聲就越低，因為噪聲會分散到更多的頻率上。總集成噪聲保持不變，但現在分布在更多頻率上，如果ADC后面有一個數字濾波器，則具有優勢。本底噪聲遵循以下公式：

該公式表示轉換器內的量化噪聲電平，并顯示噪聲與采樣速率FS之間的關系。因此，采樣率每加倍，有效本底噪聲就會提高3 dB！

數字濾波具有去除所有不需要的噪聲和雜散信號的作用，只留下所需的信號，如下圖所示。

數字濾波前的典型ADC頻譜

數字濾波后的典型ADC頻譜

如上圖所示，ADC的SNR可能會得到極大改善。事實上，SNR可以通過使用以下公式來改善：

如圖所示，采樣速率和信號帶寬之比越大，過程增益就越高。事實上，可以實現高達30 dB的增益。

欠采樣和頻率轉換

如前所述，欠采樣是以遠低于實際信號頻率一半的頻率進行采樣的行為。例如，以70 MSPS采樣的13 MHz信號就是欠采樣的一個例子。

采樣不足很重要，因為它可以提供與混合非常相似的功能。當信號采樣不足時，頻率混疊到基帶或第一奈奎斯特區，就好像它們最初在基帶中一樣。例如，我們上面的70 MHz信號在以13 MSPS采樣時將以5 MHz顯示。這在數學上可以用以下方式描述：

該方程給出了第一和第二奈奎斯特區的頻率。由于ADC將所有信息混為第一個奈奎斯特區，因此必須檢查該方程生成的結果，以查看它們是否高于f采樣率/2 .如果是，則必須通過從f中減去結果來將頻率折回第一個奈奎斯特區采樣率.

下表顯示了如何將信號混疊為基帶及其頻譜方向。雖然采樣（混疊）的過程與混合（乘法）不同，但結果非常相似，但采樣率是周期性的。另一個現象是光譜反轉。與混頻器一樣，某些產品在采樣過程中會發生反轉，例如上下邊帶反轉。下表還顯示了哪些情況會導致光譜反轉。

輸入信號	頻率范圍	頻移	光譜檢測
1圣奈奎斯特 區	直流 - FS/2	輸入	正常
2德·奈奎斯特 區	FS/2 - FS	FS輸入	反
3RD奈奎斯特 區	FS - 3FS/2	輸入 - 滿量程	正常
4千奈奎斯特 區	3FS/2 - 2FS	2FS - 輸入	反
5千奈奎斯特 區	2FS - 5FS/2	輸入 - 2FS	正常

頻率規劃和雜散放置

設計無線電架構時面臨的最大挑戰之一是中頻頻率布局。使這個問題更加復雜的是，驅動放大器和ADC往往會產生不需要的諧波，這些諧波出現在數據轉換的數字頻譜中，表現為錯誤信號。無論應用是否為寬帶，仔細選擇采樣速率和IF頻率都可以將這些雜散放置在與數字調諧器/濾波器（如AD6620）一起使用時使其無害的位置，該數字調諧器/濾波器可以選擇目標信號并抑制所有其他信號。所有這些都很好，因為通過仔細選擇輸入頻率范圍和采樣速率，驅動放大器和ADC諧波實際上可以放置在帶外。過采樣只能通過提供更多頻譜來簡化問題，使諧波無害地落入其中。

例如，如果確定二次和三次諧波特別高，則通過仔細選擇模擬信號相對于采樣速率的落點，可以將這些二次和三次諧波置于帶外。對于編碼速率等于40.96 MSPS，信號帶寬為5.12 MHz的情況，將IF置于5.12和10.24 MHz之間會使二次和三次諧波脫離帶外，如下表所示。雖然這個例子非常簡單，但它可以定制以適應許多不同的應用。

可以看出，二次和三次諧波遠離目標頻段，不會對基波分量造成干擾。應該注意的是，秒和三確實彼此重疊，并且三分別名圍繞 FS/2。在表格中，如下所示。

編碼速率：	40.96 兆字節
基本	5.12 - 10.24兆赫
二次諧波：	10.24 - 20.48兆赫
三次諧波：	15.36 - 10.24兆赫

頻率規劃的另一個例子可以在欠采樣中找到。如果模擬輸入信號范圍為直流至FS/2，則放大器和濾波器組合必須按照所需的規格執行。但是，如果信號放置在第三奈奎斯特區（FS至3FS/2），則不再需要放大器滿足系統規格要求的諧波性能，因為所有諧波都將落在通帶濾波器之外。例如，通帶濾波器的范圍從FS到3FS/2。二次諧波的范圍從2FS到3FS，遠遠超出通帶濾波器的范圍。然后，如果ADC在目標頻率下滿足基本規格，則負擔將轉嫁給濾波器設計。在許多應用中，這是一個值得的權衡，因為許多復雜的濾波器可以在這些相對較高的IF頻率下使用SAW和LCR技術輕松實現。雖然這種技術可以放松驅動放大器的諧波性能，但不能犧牲交調性能。

使用這種技術使諧波落在奈奎斯特目標區域之外，可以很容易地對其進行濾波，如上所示。但是，如果ADC仍然產生自己的諧波，則可以使用前面討論的技術來仔細選擇采樣速率和模擬頻率，以便諧波落入帶寬的未使用部分并進行數字濾波。

接收器性能預期

考慮到這些想法，如何確定收音機的性能以及可以進行哪些權衡。傳統無線電設計中的許多技術都可以使用，如下所示。在下面的討論中，多通道和單通道無線電之間存在一些差異。這些將被指出。請記住，此討論尚未完成，許多領域未觸及。有關此主題的其他閱讀，請參閱本文末尾的參考資料之一。此外，本討論僅涵蓋交付給 DSP 的數據。許多接收器使用專有方案，通過額外的噪聲抑制和外差消除來進一步提高性能。

對于下面的討論，通用接收器設計如上所示。本討論從天線開始，最后以數字調諧器/濾波器結束。超出這一點的是數字處理器，它超出了本討論的范圍。

分析從幾個假設開始。首先，假設接收器是噪聲限制的。也就是說，帶內不存在會限制性能的雜散。可以合理地假設可以做出LO和IF選擇，以便這是真的。此外，稍后將證明，ADC內部產生的雜散通常不是問題，因為它們通常可以通過應用抖動或通過明智地使用過采樣和信號放置來消除。在某些情況下，這些可能不是現實的假設，但它們確實提供了一個起點，可以對性能限制進行基準標記。

第二個假設是接收器前端的帶寬是我們的奈奎斯特帶寬。雖然我們實際分配的帶寬可能只有5 MHz，但使用奈奎斯特帶寬將簡化計算過程。因此，65 MSPS的采樣速率將提供32.5 MHz的奈奎斯特帶寬。

可用噪聲功率

要開始分析，必須考慮天線端口的噪聲。由于正確匹配的天線顯然是電阻性的，因此可以使用以下公式來確定匹配輸入端子上的噪聲電壓。

來自電源的可用功率，在這種情況下，天線是：

當將前面的等式替換為以下公式時，這簡化了：

因此，實際上，在這種情況下，來自源的可用噪聲功率與非零和有限電阻值的阻抗無關。

這很重要，因為這是我們的接收器將與之進行比較的參考點。在處理階段的噪聲系數時，通常會說它表現出比“kT”噪聲高出“x”dB。這是此表達式的來源。

對于通過接收器的每個逐級，該噪聲會因級的噪聲系數而降低，如下所述。最后，當對通道進行調諧和濾波時，大部分噪聲被去除，只留下目標通道內的噪聲。

級聯噪聲系數

噪聲系數是一個品質因數，用于描述無線電接收鏈中信號增加了多少噪聲。通常，它以dB為單位指定，盡管在計算噪聲系數時，使用數值比率（非對數）。非對數稱為噪聲因子，通常表示為F，其定義如下所示。

一旦將噪聲系數分配給收音機中的每個階段，它們就可以用來確定它們的級聯性能。以輸入端口為基準的總噪聲因數可按如下方式計算。

上面的F是每個串聯級的噪聲因子，而G是級的增益。此時，噪聲因子或增益均不是對數形式。應用此公式時，這會將所有分量噪聲反射到天線端口。因此，上一節的可用噪聲可以直接使用噪聲系數來降低。

例如，如果可用噪聲為-100 dBm，計算噪聲系數為10 dB，轉換增益為20 dB，則輸出端的總等效噪聲為-70 dBm。

應用這些方程時需要考慮幾點。首先，無源元件假設噪聲系數等于其損耗。其次，在應用方程之前，可以對串聯的無源分量求和。例如，如果兩個低通濾波器串聯，每個濾波器的插入損耗為3 dB，則可以將它們組合在一起，并假定單個元件的損耗為6 dB。最后，混音器通常沒有制造商分配給它們的噪聲系數。如果未指定，則可以使用插入損耗，但是，如果器件提供了噪聲系數，則應使用噪聲系數。

噪聲系數和模數轉換器

雖然可以為ADC分配噪聲系數，但以不同的方式工作ADC通常更容易。ADC是電壓器件，而噪聲系數實際上是一個噪聲功率問題。因此，通常更容易將模擬部分與ADC的噪聲系數相處，然后轉換為ADC的電壓。然后將ADC的噪聲轉換為輸入參考電壓。然后，可以將來自模擬和ADC的噪聲相加到ADC輸入端，以求出總有效噪聲。

對于此應用，我們選擇了AD9042或AD6640等12位模數轉換器ADC。這些產品可以采樣高達65 MSPS，該速率適用于整個頻段AMPS數字化，并能夠實現GSM 5倍參考時鐘速率。這對于AMPS，GSM和CDMA應用來說綽綽有余。根據數據表，典型SNR為68dB。因此，下一步是計算ADC噪聲引起的接收器內噪聲衰減。同樣，最簡單的方法是將SNR和接收器噪聲轉換為均方根伏特，然后將它們相加為總均方根噪聲。如果 ADC 具有 2 V 峰峰值輸入范圍：

該電壓表示ADC內的所有噪聲、熱噪聲和量化噪聲。ADC 的滿量程范圍為 .707 V 均方根。

計算ADC等效輸入噪聲后，下一個計算是接收器本身產生的噪聲。由于我們假設接收器帶寬是奈奎斯特帶寬，因此65 MSPS的采樣速率產生32.5 MHz的帶寬。根據可用的噪聲功率公式，模擬前端的噪聲功率為134.55E15瓦或-98.7 dBm。這是天線上存在的噪聲，必須通過轉換增益來獲得，并通過噪聲系數來降低。如果轉換增益為25 dB，噪聲系數為5 dB，則呈現給ADC輸入網絡的噪聲為：

轉換為 50 歐姆（134.9e-12 瓦）。由于ADC的輸入阻抗約為1000歐姆，因此我們必須將標準的50歐姆IF阻抗與此相匹配，或者將ADC阻抗壓低。一個合理的折衷方案是用一個并聯電阻將范圍墊低至200歐姆，然后使用1：4變壓器來匹配其余部分。變壓器還用于將非平衡輸入轉換為ADC所需的平衡信號，并提供一些電壓增益。由于阻抗階躍為1：4，因此在此過程中的電壓增益也為2。

根據這個等式，我們的電壓平方為 50 歐姆是 6.745e-9 或等于 200 歐姆，26.98e-9。

現在我們知道了來自ADC和RF前端的噪聲，系統中的總噪聲可以通過平方和的平方根來計算。因此，總電壓為325.9 uV。這是ADC中由于接收器噪聲和ADC噪聲（包括量化噪聲）而存在的總噪聲。

轉換增益和靈敏度

該噪聲電壓對ADC的整體性能有何影響？假設接收器帶寬中僅存在一個RF信號。信噪比為：

由于這是一個過采樣應用，實際信號帶寬遠小于采樣速率，因此一旦經過數字濾波，噪聲將大大降低。由于前端帶寬與我們的ADC帶寬相同，因此ADC噪聲和RF/IF噪聲將以相同的速率改善。由于許多通信標準支持窄信道帶寬，因此我們假設信道為30 kHz。因此，我們從過程增益中獲得33.4 dB。因此，我們原來的66.7 dB信噪比現在是100.1 dB。請記住，SNR增加是因為濾除過多的噪聲，這是過程增益的來源。

圖 13 八個相等功率載波

如果這是多載波無線電，則必須與其他RF載波共享ADC動態范圍。例如，如果有八個功率相等的載波，如果考慮峰峰值信號，則每個信號不應大于總范圍的 1/8。但是，由于信號在接收器中通常彼此不同相（因為遙控器未鎖相），因此信號很少會對齊。因此，所需的分貝遠低于所需的 18 dB。由于實際上，任何時候都不會超過2個信號對齊，并且由于它們是調制信號，因此僅保留3 dB用于裕量。如果信號確實對齊并導致轉換器削波，則在過驅條件清除之前，它只會發生一小部分秒。對于單載波無線電，則不需要動態余量。

根據調制方案的不同，需要最小C/N才能充分解調。如果方案是數字方案，則必須考慮誤碼率（BER），如下所示。假設要求最小C/N為10 dB，我們的輸入信號電平不能太小，以至于剩余SNR小于10 dB。因此，我們的信號電平可能會從目前的電平下降90.1 dB。由于ADC的滿量程范圍為+4 dBm（200歐姆），因此ADC輸入端的信號電平為–86.1 dBm。如果RF/IF路徑中的增益為25 dB，則天線上的接收器靈敏度將為–86.1減去25 dB或–111.1 dBm。如果需要更高的靈敏度，則可以在RF/IF級中運行更大的增益。然而，噪聲系數與增益無關，增益的增加也可能對額外增益級的噪聲性能產生不利影響。

圖 14 誤碼率與 SNR 的關系

ADC雜散信號和抖動

噪聲受限示例不能充分說明接收器的真正限制。SFDR等其他限制比SNR和噪聲更具限制性。假設模數轉換器的SFDR規格為-80 dBFS或-76 dBm（滿量程= +4dBm）。還假設可容忍載波與干擾源的C/I（不同于C / N）比為18 dB。這意味著最小信號電平為 -62 dBFS（-80 加 18）或 -58 dBm。在天線上，這是 -83 dBm。因此，可以看出，SFDR（單音或多音）會在達到實際噪聲限制之前很久就限制接收器的性能。

但是，一種稱為抖動的技術可以極大地改善SFDR。如ADI公司應用筆記AN410所示，增加帶外噪聲可以很好地改善SFDR到本底噪聲。雖然抖動量因轉換器而異，但該技術適用于所有ADC，只要靜態DNL是性能限制，而不是壓擺率等交流問題。在應用筆記中記錄的AD9042中，增加的噪聲量僅為-32.5 dBm或21個代碼均方根。如下圖所示，抖動之前和之后的繪圖提供了對改進潛力的洞察。簡單來說，抖動的工作原理是獲取ADC內產生的相干雜散信號并將其隨機化。由于雜散的能量必須守恒，抖動只會使它們在轉換器的地板上顯示為額外的噪聲。這可以在抖動之前和之后的圖中觀察到，轉換器的平均本底噪聲略有增加。因此，通過使用帶外抖動做出的權衡是，實際上可以消除所有內部產生的雜散信號，但是，轉換器的整體SNR略有下降，與噪聲限制示例相比，實際上靈敏度損失小于1 dB，并且比前面顯示的SFDR限制示例要好得多。

無抖動的 ADC

帶抖動的 ADC

在結束話題之前，關于抖動的兩個要點。首先，在多載波接收器中，不能預期所有通道都是相關的。如果這是真的，那么多個信號通常會作為接收器通道的自抖動。雖然有時確實如此，但有時當信號強度較弱時，需要添加額外的抖動來填充。

其次，僅模擬前端貢獻的噪聲不足以使ADC抖動。從上面的例子中，添加了32.5 dBm的抖動，以產生SFDR的最佳改善。相比之下，模擬前端僅提供–68 dBm的噪聲功率，遠未達到提供最佳性能所需的功率。

三階截點

除轉換器SFDR外，RF部分還有助于接收器的雜散性能。這些雜散不受抖動等技術的影響，必須加以解決以防止接收器性能中斷。三階交調截點是一個重要的度量，因為接收鏈內的信號電平通過接收器設計而增加。

為了了解寬帶RF組件的性能要求，我們將回顧GSM規范，這可能是最苛刻的接收器應用。

GSM 接收器必須能夠恢復功率電平在 -13 dBm 和 -104 dBm 之間的信號。還假設ADC的滿量程為0 dBm，通過接收器濾波器和混頻器的損耗為12 dB。此外，由于要同時處理多個信號，因此不應使用AGC。這將降低RF靈敏度并導致較弱的信號被丟棄。根據這些信息，RF/IF增益計算為25 dB（0=-13-6-6+x）。

三階輸入交調截點注意事項

所需的25 dB增益如圖所示分布。盡管一個完整的系統將具有其他組件，但這將有助于此討論。由此，當滿量程GSM信號為-13 dBm時，ADC輸入將為0 dBm。但是，對于-104 dBm的最小GSM信號，ADC上的信號將為-91 dBm。從這一點來看，上面的討論可用于確定ADC在噪聲性能和雜散性能方面的適用性。

現在有了這些信號和所需的系統增益，現在可以檢查由-13 dBm滿量程信號驅動的放大器和混頻器規格。求解信號滿量程方面的三階積：

假設整體雜散性能必須大于100 dB，求解前端放大器的公式表明，三階輸入放大器的IIP>+37 dBm。在混頻器上，信號電平增加了10 dB，新的信號電平為-3 dBm。但是，由于混頻器在其輸出端指定，因此該電平至少降低6 dB至–9 dBm。因此，對于混頻器，OIP>+41 dBm。由于混頻器在其輸出端指定。在最終增益級，信號將衰減至-9 dBm（與混頻器輸出相同）。對于IF放大器，IIP>+41 dBm。如果滿足這些規格，則性能應等于

模數轉換器時鐘抖動

對良好的無線電性能至關重要的一個動態規格是ADC時鐘抖動。雖然低抖動對于出色的基帶性能很重要，但在采樣較高頻率的信號（高壓擺率）時，例如欠采樣應用中，其影響會放大。不良抖動規格的總體影響是隨著輸入頻率的增加，SNR會降低。術語孔徑抖動和孔徑不確定性經常在文本中互換。在此應用程序中，它們具有相同的含義。孔徑不確定度是編碼過程中樣本間的變化。孔徑不確定性有三個殘余效應，第一個是系統噪聲的增加，第二個是采樣信號本身實際相位的不確定性，第三個是碼間干擾。中頻采樣時，需要小于1 pS的孔徑不確定度，以實現所需的噪聲性能。在相位精度和碼間干擾方面，孔徑不確定性的影響很小。在1 pS rms的最壞情況下，IF為250 MHz時，相位不確定度或誤差為0.09度rms。即使對于GSM等苛刻的規范，這也是完全可以接受的。因此，本分析的重點將放在孔徑不確定性引起的整體噪聲貢獻上。

在正弦波中，最大壓擺率在過零處。此時，壓擺率由計算在 t=0 時的正弦函數的一階導數定義：

在 T=0 時計算，余弦函數的計算結果為 1，方程簡化為：

壓擺率的單位是伏特每秒，并產生信號通過輸入信號過零的速度。在采樣系統中，參考時鐘用于對輸入信號進行采樣。如果采樣時鐘具有孔徑不確定性，則會產生誤差電壓。該誤差電壓可以通過將輸入壓擺率乘以“抖動”來確定。

通過分析單位，可以看出這產生了伏特單位。通常，孔徑不確定性以秒均方根表示，因此，誤差電壓將以伏特均方根為單位。對該等式的進一步分析表明，隨著模擬輸入頻率的增加，均方根誤差電壓也與孔徑不確定性成正比。

在IF采樣轉換器中，時鐘純度至關重要。與混頻過程一樣，輸入信號乘以本振，在本例中為采樣時鐘。由于時間乘法是頻域中的卷積，因此采樣時鐘的頻譜與輸入信號的頻譜卷積。由于孔徑不確定性是時鐘上的寬帶噪聲，因此在采樣頻譜中也顯示為寬帶噪聲。由于ADC是一個采樣系統，頻譜是周期性的，并圍繞采樣速率重復。因此，這種寬帶噪聲會降低ADC的本底噪聲性能。受孔徑不確定性限制的ADC的理論信噪比由以下公式確定。

如果針對201 MHz和.7 pS rms的模擬輸入“抖動”計算此公式，則理論SNR限制為61 dB。應該注意的是，這與使用另一個混頻器級時所要求的要求相同。因此，需要非常高的動態范圍和非常高的模擬輸入頻率的系統也需要非常低的“抖動”編碼源。使用標準TTL/CMOS時鐘振蕩器模塊時，ADC和振蕩器均驗證了0.7 pS rms。使用低噪聲模塊可以實現更好的數字。

在考慮整體系統性能時，可以使用更廣義的公式。該方程以前一個方程為基礎，但包括熱噪聲和微分非線性的影響。

雖然這是一個簡單的等式，但它提供了對數據轉換器預期噪聲性能的深入了解。

相位噪聲

雖然頻率合成器的相位噪聲與編碼時鐘上的抖動相似，但它對接收器的影響略有不同，但最終，效果非常相似。抖動和相位噪聲之間的主要區別在于，抖動是一個寬帶問題，在采樣時鐘周圍具有均勻的密度，相位噪聲是局部振蕩器周圍的非均勻分布，通常離音調越遠越好。與抖動一樣，相位噪聲越少越好。

由于本振與輸入信號混合，LO上的噪聲會影響目標信號。混頻器的頻域過程是卷積（混頻器的時域過程是乘法）。作為混頻的結果，來自LO的相位噪聲導致來自相鄰（和有源）通道的能量被集成到所需通道中，從而增加本底噪聲。這稱為倒易混合。為了確定備用通道被全功率信號占用時未使用通道中的噪聲量，提供以下分析。

同樣，由于GSM是一個困難的規范，這將作為一個示例。在這種情況下，以下等式有效。

其中噪聲是由相位噪聲引起的目標通道中的噪聲，x（f）是以非對數格式表示的相位噪聲，p（f）是GMSK函數的頻譜密度函數。在本例中，假設 GSM 信號功率為 -13 dBm。此外，假設LO的相位噪聲在整個頻率范圍內是恒定的（大多數情況下，相位噪聲隨著載波偏移而降低）。在這些假設下，當這個方程在通道帶寬上積分時，一個簡單的方程就會消失。由于假設x（f）是恒定的（PN - 相位噪聲），并且滿量程GSM通道的積分功率為-13 dBm，因此公式簡化為：

因為目標是要求相位噪聲低于熱噪聲。假設混頻器的噪聲與天線的噪聲相同，則為-121 dBm（天線處的噪聲為200 kHz -P一個= 千兆字節） 可以使用。因此，LO的相位噪聲必須低于-108 dBm，失調為200 kHz。

審核編輯：郭婷