來自RISC-V歐洲峰會的新創(chuàng)新準備簡化開源處理器的設(shè)計過程。

隨著RISC-V歐洲峰會的結(jié)束，我們將回顧本周的公司如何利用這次活動作為平臺，展示他們利用開放指令集架構(gòu)(ISA)的最新創(chuàng)新。這些發(fā)展既包括硬件也包括軟件，這使得它們對許多領(lǐng)域的設(shè)計師都很重要。

自2015年發(fā)布以來，RISC-V一直是一個開放的標準，支持自定義硬件和軟件創(chuàng)新。ISA使用預(yù)先存在的知識來加快開發(fā)時間，并在設(shè)計過程中提供改進的靈活性。

RISC-V歐洲峰會的三個亮點可能為不需要在架構(gòu)的最低級別操作的設(shè)計人員提供新的抽象級別。本文將介紹峰會上的這些公告，并討論每個創(chuàng)新如何為設(shè)計師提供工具，使開發(fā)周期更簡單，同時縮短上市時間。此外，我們將研究不斷發(fā)展的RISC-V生態(tài)系統(tǒng)，以評估ISA將如何繼續(xù)發(fā)展。

自定義矢量核

為了迎接RISC-V歐洲峰會，semidynamics宣布了“最大的、完全可定制的”矢量處理RISC-V處理器。隨著矢量計算在人工智能或計算機視覺應(yīng)用中變得越來越重要，硬件矢量支持可以成為許多開發(fā)人員在高性能系統(tǒng)上工作的寶貴設(shè)計工具。隨著RISC-V國際公司2021年的矢量擴展，預(yù)計ISA的矢量處理將隨著需求而增長。

來自semidynamics的矢量單元是可定制的，以適應(yīng)應(yīng)用程序的需求，允許設(shè)計人員根據(jù)需要縮放數(shù)據(jù)路徑長度，矢量長度或數(shù)字格式。并且在單個單元中集成了從4到32個矢量內(nèi)核，即使是計算最密集的應(yīng)用程序也可以使用vector unit。矢量單元與atrevideo和Avispado RISC-V內(nèi)核一起提供，并展示了RISC-V ISA的多功能性。

RISC-V矢量加密

隨著矢量硬件可用性的提高，Codethink已經(jīng)將對RISC-V矢量加密擴展集的全面支持集成到仿真軟件QEMU中。雖然仿真可能不是實現(xiàn)矢量加密設(shè)計的直接要求，但它是RISC-V規(guī)范中批準的要求。

基于他們過去在RISC-V設(shè)備上的經(jīng)驗，Codethink在QEMU模擬器上的開發(fā)最終將使矢量加密技術(shù)更接近RISC-V標準化。目前，擴展集處于穩(wěn)定階段，預(yù)計會發(fā)生有限的更改，之后擴展集可以凍結(jié)和/或批準。

軟件定義的硅

一組芯片聯(lián)盟成員，包括安特微和谷歌，提出了改進的數(shù)字設(shè)計工具，用于集成使用RISC-V內(nèi)核。這些工具，即Verible和Kythe，可以與非常高效和優(yōu)雅的RISC-V (VeeR)核心家族一起使用，以簡化設(shè)計過程，并允許在組織內(nèi)部和組織間的工作中進行開放協(xié)作。

Caliptra項目突出了這些努力，該項目利用VeeR核心家族提供現(xiàn)代處理器所需的安全性。除了設(shè)計和驗證工具之外，Antmicro還提供了一個視覺系統(tǒng)設(shè)計器，提供了更多的理由相信RISC-V設(shè)計器很快就會體驗到一個新的抽象層次。

高性能RISC-V

雖然RISC-V歐洲峰會肯定會討論更多的發(fā)展，但本文中的發(fā)展代表了RISC-V處理器增加可訪問性和市場份額的趨勢。這并不是說模擬和數(shù)字芯片設(shè)計師很快就會過時，而是說設(shè)計RISC-V處理器可能很快就會成為一項更容易的任務(wù)。

隨著軟件和硬件的創(chuàng)新，如視覺系統(tǒng)設(shè)計，矢量核心支持，或?qū)Ｓ玫腞ISC-V模擬IP，高級開發(fā)和集成的新機會似乎即將到來。除了進入RISC-V生態(tài)系統(tǒng)的門檻較低之外，這最終支持了RISC-V不可避免的說法。