早在十幾年前信號完整性還并沒有進入硬件工程師的視野，工程師對付干擾、噪聲等問題的“三大法寶”就是接地、濾波、屏蔽，這種僅憑工程師的經(jīng)驗的做法顯然非常粗放。當時的數(shù)字系統(tǒng)工作頻率大多都在100MHz以下，信號的上升時間也都有幾個納秒，信號完整性的問題并不嚴重；當時的數(shù)字系統(tǒng)的電平標準大多是TTL、CMOS電平信號線有著很大的噪聲裕量不必擔心電源噪聲的影響；當時的芯片功耗也沒有像現(xiàn)在一個CPU、DSP動輒就幾十瓦的功耗，不必擔心電源通流能力和電壓降的問題；當時芯片的接口電壓、核電壓并沒有現(xiàn)在這么低甚至到了1V以下，不必過分的擔心電源噪聲的問題。

然而隨著電子通信產(chǎn)品性能的不斷提高、半導體工藝技術(shù)的發(fā)展，信號的最高傳輸速率已經(jīng)由2004年的3.125Gbps發(fā)展到目前的28Gbps，同時供電電壓不斷降低，產(chǎn)品對電流的需求卻不斷地增加。這些都是高速電路設計所面臨的挑戰(zhàn)，使得以往僅僅通過工程師的經(jīng)驗已經(jīng)無法解決信號在傳輸過程中所產(chǎn)生的各種問題：

• 半導體工藝的進步，使得芯片集成度越來越高，不同模塊之間相互干擾越來越嚴重；
• 信號速率的提高，使時序余量越來越小，DDR5的速率已經(jīng)達到了6.4Gbps。

• 系統(tǒng)電流需求越來越大，使IR Drop和電源噪聲越來越難以控制；
• 供電電壓越來越低，使得芯片對電源噪聲的要求越來越高；
• 信號上升時間越來越快，使得極其細微的互連結(jié)構(gòu)（比如說芯片封裝、接插件、過孔等）都會對信號質(zhì)量造成影響。
• 信號幅度不斷降低，導致信號噪聲裕量不斷減小

于是人們開始認識到信號完整性和電源完整性的重要性，同時對SI和PI的研究也開始表現(xiàn)出了濃厚的興趣，并使得信號完整性分析成為產(chǎn)品開發(fā)流程中一個非常重要的工作和不可或缺的環(huán)節(jié)。

正因為如此，專業(yè)的信號完整性工程師也就誕生了，盡管目前來看專業(yè)從事SI、PI分析的工程師還比較少（雖然比前些年多多了），大部分SI、PI分析還都是由硬件工程師或者PCB工程師兼職在做。但我們也要看到信號完整性分析發(fā)展前景十分廣闊，隨著數(shù)字系統(tǒng)高速、高集成度、產(chǎn)品開發(fā)周期的不斷縮短的發(fā)展趨勢，信號完整性工程師必將在產(chǎn)品的開發(fā)過程中扮演越來越重要的角色。

基于信號完整性分析的設計方法

隨著電子、通信技術(shù)的發(fā)展，電子產(chǎn)品的功能、性能等各項指標都在不斷提高，電子產(chǎn)品面臨著高密度、小型化、分布式、低功耗、高可靠要求等諸多挑戰(zhàn)。

按照應對這些挑戰(zhàn)的不同應對方法，我們可以把產(chǎn)品的開發(fā)方式，大體上分為如下三種：

• 問題解決型

顧名思義，問題解決型是一些小公司面臨技術(shù)、資金、進度、成本等多方面壓力情況下的無奈選擇。一款產(chǎn)品不經(jīng)過充分的評估分析，而是先做了再說。如果在調(diào)試測試過程中發(fā)現(xiàn)問題，再絞盡腦汁想方設法解決、補救，美其名曰“攻關(guān)克難”。這樣設計出來的產(chǎn)品拋開運氣成分，不可能穩(wěn)定。如果問題無法解決，那就需要改版，當然啦肯定也會影響產(chǎn)品開發(fā)的進度，同樣也可能會付出更高的成本。

• 規(guī)則驅(qū)動型

公司發(fā)展到一定的規(guī)模，在長期的產(chǎn)品開發(fā)中積累了豐富經(jīng)驗。將這些經(jīng)驗轉(zhuǎn)化為設計規(guī)則，在產(chǎn)品開發(fā)過程中應用這些規(guī)則驅(qū)動、約束整個開發(fā)流程。顯而易見，這種開發(fā)方法相比“問題解決型”有了明顯的進步。但這種方法只是在經(jīng)驗的積累轉(zhuǎn)化為的規(guī)則，在面臨更加復雜、性能要求更高的產(chǎn)品開發(fā)時，現(xiàn)有的規(guī)則可能并不適用。

面臨新的調(diào)整就需要新的設計方法。

• 系統(tǒng)設計型

“凡事預則立，不預則廢”。那么我們做硬件產(chǎn)品開發(fā)也需要有規(guī)范的設計流程，是“做了再說”，遇到問題再找解決的辦法，還是要先對關(guān)鍵技術(shù)、難點進行充分的評估分析，在前期找到問題的解決辦法再執(zhí)行，有效的規(guī)避風險？顯然選擇后者更靠譜！

在硬件開發(fā)流程中引入SI、PI仿真分析環(huán)節(jié)就能夠有效地在設計前期解決信號、電源質(zhì)量引起的問題，因此將SI、PI仿真分析引入硬件開發(fā)流程中是非常必要的。目前國內(nèi)像某為、某興等大公司，都有一套自己的設計方法論、都有完整的SI、PI仿真分析流程。

面對信號完整性方面的挑戰(zhàn)，以往“問題解決型”、“規(guī)則驅(qū)動型”的設計方法已經(jīng)不能夠滿足需求。我們必須重新定義硬件的開發(fā)流程。為了在產(chǎn)品設計初期能夠及時預測、解決信號完整性方面的問題和風險，目前業(yè)界主流的硬件設計流程中都已經(jīng)引入了信號完整性分析環(huán)節(jié)。

業(yè)界主流硬件設計流程圖

在設計的各個階段SI仿真分析所起到的作用如下：

• 原理圖設計階段：SI工程師參與其中，對關(guān)鍵信號和關(guān)鍵電源進行仿真分析之后給出關(guān)鍵信號的匹配方案、關(guān)鍵接口器件的buffer選型、關(guān)鍵電源的濾波方案等等；同時還給出關(guān)鍵網(wǎng)絡的PCB設計規(guī)則。
• PCB設計階段：SI工程師與PCB工程師溝通落實前仿真規(guī)則，待PCB設計完成后通過后仿真對信號質(zhì)量和前仿真結(jié)論進行驗證。如果不能滿足要求需要與硬件工程師、PCB工程師溝通提出解決方案對PCB設計進行優(yōu)化。

表面上看起來設計流程中增加了SI仿真分析環(huán)節(jié)，會導致產(chǎn)品設計周期的延長 ，但實際上由于能夠提前預測和解決信號完整性方面的問題，可以極大的縮短測試調(diào)試的周期，甚至一板成功的可能性也極大的提高。