1：計(jì)劃

A：你們項(xiàng)目組芯片什么時(shí)間TO？

B：年底。

A: MPW?

B: 直接FULL MASK。

A：有錢。

B：芯片面積太大，占了6個(gè)SEAT，況且年底沒有合適時(shí)間點(diǎn)的shuttle。老大們就直接定了FULL MASK。

A：牛的！

TAPEOUT （TO）：流片，指提交最終GDSII文件給Foundry工廠做加工。

MPW：多項(xiàng)目晶圓，將多個(gè)使用相同工藝的集成電路設(shè)計(jì)放在同一晶圓片上流片，制造完成后，每個(gè)設(shè)計(jì)可以得到數(shù)十片芯片樣品。

FULL MASK：“全掩膜”的意思，即制造流程中的全部掩膜都為某個(gè)設(shè)計(jì)服務(wù)。

Shuttle：就是MPW的時(shí)間，MPW的時(shí)間就是固定的，每個(gè)月或者每個(gè)季度有一次，有個(gè)很形象的翻譯：班車，到點(diǎn)就走。

SEAT：一個(gè)MPW的最小面積，就類似“班車”的座位，可以選擇一個(gè)或者幾個(gè)座位。

簡單來說，MPW就是和別的廠家共享一張掩模版，而FULL MASK則是獨(dú)享一張掩膜版。

如果芯片風(fēng)險(xiǎn)比較高，則可以先做MPW，測試沒有問題，再做FULL MASK。

主要的原因就是MASK（掩膜），比較貴，例如40nm的MASK大約在500萬左右，而28nm的MASK大約在1000萬左右，14nm的MASK大約在2500萬左右。不同廠家有差異，這里只是說明MASK的成本比較高。

如果芯片失敗，則MASK的錢就打水漂了。所以先做一次MPW也是分散風(fēng)險(xiǎn)的方法。

而MPW的問題就是，這個(gè)是按照面積來收錢的，例如在40nm的3mm*4mm 大約50萬人民幣等等。

這個(gè)叫做SEAT。一個(gè)SEAT就是3mm*4mm。

如果超過這個(gè)面積，就要額外收費(fèi)。所以大芯片，是不合適做MPW的，如果是120mm2那需要10個(gè)SEAT，那么和整個(gè)MASK費(fèi)用就一樣了。

這種情況做MPW就不合適了，所以從成本上來說是綜合考量的一件事情。

2：供應(yīng)鏈

A：這次定了多少片WAFER？

B：24片？每片大約出1000片Die。考慮yield，大約有2萬片。

A：封裝怎么做？wirebonding還是flipchip。

B：Flip chip 。

A：是在foundry長好bump，還是封裝廠家來長bump。

B：foundry直接長好bump送到封測廠。

A: CP和FT都做，還是只做FT。

B：yield不高，基板也很貴，只做CP的話，會(huì)浪費(fèi)太多基板。

A：對(duì)對(duì)對(duì)，這個(gè)年頭，基板太貴了。

B：我們老板搞到了1000萬片基板。

A：牛X！

Foundry：晶圓廠，專門從事芯片制造的廠家，例如臺(tái)積電（TSMC），中芯國際（SMIC），聯(lián)電（UMC）。對(duì)應(yīng)的就是fabless，就是設(shè)計(jì)廠家，就是沒有晶圓廠。

Wafer：晶圓。

Die：晶圓切割后，單個(gè)芯片的晶圓，這個(gè)需要加上封裝好的外殼才能能變成芯片。

Chip：最后封裝后的芯片。

Bump：bumping指凸點(diǎn)。在wafer表面長出凸點(diǎn)（金，錫鉛，無鉛等等）后，（多用于倒裝工藝封裝上，也就是flipchip）。

Wirebonding：打線也叫Wire Bonding(壓焊，也稱為綁定，鍵合，絲焊)是指使用金屬絲(金線、鋁線等)，利用熱壓或超聲能源，完成固態(tài)電路內(nèi)部接線的連接，即芯片與電路或引線框架之間的連接。

Flipchip：Flip chip又稱倒裝片，是在I/Opad上沉積錫鉛球，然后將芯片翻轉(zhuǎn)加熱利用熔融的錫鉛球與陶瓷基板相結(jié)合。

CP：直接對(duì)晶圓進(jìn)行測試，英文全稱Circuit Probing、Chip Probing，也稱為晶圓測試，測試對(duì)象是針對(duì)整片wafer中的每一個(gè)Die，目的是確保整片wafer中的每一個(gè)Die都能基本滿足器件的特征或者設(shè)計(jì)規(guī)格書，通常包括電壓、電流、時(shí)序和功能的驗(yàn)證。可以用來檢測fab廠制造的工藝水平。

FT：FT測試，英文全稱FinalTest，是芯片出廠前的最后一道攔截。測試對(duì)象是針對(duì)封裝好的chip，CP測試之后會(huì)進(jìn)行封裝，封裝之后進(jìn)行FT測試。可以用來檢測封裝廠的工藝水平。

Yield：良率，芯片的良率這個(gè)和工藝比較相關(guān)，芯片有一定幾率失效，芯片越大，失效的幾率也越大。

解釋一下：為什么不直接做FT，而先做CP再做FT，這個(gè)是因?yàn)椋珻P針對(duì)晶圓，如果壞的Die就不用再去做封裝了，省下封裝的費(fèi)用和基板的費(fèi)用。

為什么不只做CP，而忽略FT，這個(gè)是因?yàn)镃P測試完畢后，在封裝過程中還會(huì)引入芯片失效，所以還需要做FT來將失效的芯片去掉。

這個(gè)是一個(gè)權(quán)衡的過程，如果芯片良率足夠高，封裝成本不敏感，CP測試省掉，直接做FT也是可以的，因?yàn)镃P測試本身也是需要成本。這個(gè)就是計(jì)算良率的問題。

目前來看，芯片行業(yè)整個(gè)供應(yīng)鏈都很緊張，所以能夠搶到產(chǎn)能，包括搶wafer，搶基板，這些對(duì)于芯片廠商來說，都是當(dāng)下的最重要的事情。

除了產(chǎn)能，其他都不是事！

2：IP

A：這次SOC芯片選的哪個(gè)vendor的IP？

B：S的。

A：S的據(jù)說不錯(cuò)，據(jù)說挺貴的，license要多少錢

B：200萬刀。

A：正常價(jià)。

B：收不收loyalty。

A: 收，每個(gè)芯片額外0.5刀。

B：牛哇

IP：這個(gè)對(duì)應(yīng)芯片來說，就是一個(gè)完整的功能模塊，

vendor：就是IP供應(yīng)商，IP vendor，

license：允許使用這個(gè)IP，IP的授權(quán)

Loyalty：在用戶使用這個(gè)IP后，需要按照每個(gè)芯片收錢。

SOC：片上系統(tǒng)，就是把CPU，總線，外設(shè)，等等放到一個(gè)芯片內(nèi)部實(shí)現(xiàn)。例如手機(jī)處理器就是一個(gè)復(fù)雜的SOC芯片。

IP這個(gè)是構(gòu)成芯片最核心的組成單元，例如USB，PCIE，CPU等等都是IP，整個(gè)芯片都是IP集成的，芯片能夠做的比較復(fù)雜，核心就是IP的復(fù)用。例如那些做成幾千萬門，幾億門的，都是IP復(fù)用才能可以的。

如果有公司說全自主，沒有用過別人的IP，這種公司要么最牛X，例如大家都知道I家，要么就是極其簡單，ASIC。如果是做SOC大芯片這個(gè)領(lǐng)域，沒有用過別家的IP，這個(gè)不太可信。例如模擬的高速serdes，PCIe，ddr，mipi等等，全部自己搞，產(chǎn)品周期就會(huì)很漫長。蘋果的芯片也是先用了別人的IP，公司達(dá)到萬億美金產(chǎn)值，搞那么多人來自己搞替換。

初創(chuàng)公司，不用外部IP，從0開始搞，這個(gè)不是思路，是絕路。

一般是核心IP自己搞（也沒有賣的），外圍成熟IP有成熟就賣成熟IP,減少上市的時(shí)間，盡快迭代占了市場，逐漸核心替換，才是正常公司的思維。

千萬不要被“全自研”給唬住了。

一般IP的license的費(fèi)用和IP的loyalty的費(fèi)用可以談，如果量很大的話，license的費(fèi)用就會(huì)比較低，loyalty的費(fèi)用單片不高，但是如果量很大，最后就很可觀，也有IP廠商不收license費(fèi)用，最后只收loyalty的費(fèi)用，這樣IP廠商和芯片廠商的利益就綁在一起了。

4：技術(shù)

A: 你們項(xiàng)目的RTL freeze了嗎？

B：freeze了，verification都差不多了。Power simlulation正在搞。

A：年底的shuttle應(yīng)該沒有問題吧

B：可能要delay，netlist還沒有freeze

A：啥原因？

B：SDC還有點(diǎn)問題，后端反饋，timing沒有clean；

A：那你們要抓緊了，需要去做merge，需要提前2周出gds。

B：是的，我們芯片分了10個(gè)模塊單獨(dú)harden，難度還是很大的。

A：牛

RTL ：register-transferlevel（RTL）是用于描述同步數(shù)字電路的硬件描述語言。

Netlist：網(wǎng)表，RTL需要通過綜合以后才能變成網(wǎng)表。

SDC ：設(shè)計(jì)提供約束文件，綜合工具需要這個(gè)約束文件才能講RTL轉(zhuǎn)換成netlist。

SDC主要描述內(nèi)容包括：芯片工作頻率，芯片IO時(shí)序，設(shè)計(jì)規(guī)則，特殊路徑，不用check的路徑等等。

Freeze：指設(shè)計(jì)凍結(jié)，不能再改動(dòng)的了，例如RTL freeze ，就是代碼凍結(jié)了，netlist freeze 就是網(wǎng)表凍結(jié)了，不能再改了。

Verification：芯片功能驗(yàn)證，目前主要指芯片驗(yàn)證方法論（UVM），主要通過驗(yàn)證兩者RTL和reference model是不是一致，簡稱A=B。

Simulation：仿真, 仿真通常是生成波形，一般來說，芯片的功能，verification ，芯片的功耗，可以simulation，比較直觀反應(yīng)真實(shí)的場景。

Hardren：指某個(gè)IP以硬模塊的形式來實(shí)現(xiàn)。

GDS：netlist經(jīng)過后端工具編程版圖，而版圖提交給流片廠家（foundry）的就是GDS II

Merge：就是講單獨(dú)hardren的模塊，拼接進(jìn)去。

merge這個(gè)是IP廠商保護(hù)IP的一種手段，一般放在foundry的專門的merge room中，才能進(jìn)行。這樣芯片廠商最終需要去foundry廠商那里拼接完成，得到最終的GDSII。

delay：延期，這個(gè)次是芯片工程師最不愿意的詞了，也是最經(jīng)常碰到的詞，一個(gè)環(huán)節(jié)不慎，就要delay，這個(gè)意味著問題出現(xiàn)，成本增加，周期加長。

如果芯片太大，可以把其中一部分來hardren，頂層就是幾個(gè)harden模塊像拼拼圖一樣拼起來，大型多核CPU一般都是這樣做的，在版圖上很容易看出來。

從上圖來看，這些四四方方的位置，都是單獨(dú)harden后，在芯片頂層拼起來的。

單獨(dú)harden的好處是，可以多個(gè)芯片后端設(shè)計(jì)團(tuán)隊(duì)并行設(shè)計(jì)，大家同時(shí)設(shè)計(jì)，設(shè)計(jì)完畢，拼接一下就行。

如果有問題的話，直接改某個(gè)模塊，而不用整個(gè)芯片都返工。當(dāng)然，改完某個(gè)模塊后，面積還要保持一致，否則就拼不進(jìn)去了，改完了后，整個(gè)頂層也要重新跑一遍流程。

這個(gè)就是大芯片難度大的原因，也容易delay（延期）；

大芯片的設(shè)計(jì)難度明顯比小芯片設(shè)計(jì)難度大，周期也長。

大芯片類似大電影，需要大咖，大制作，燈光，道具，劇本，人員，后期，等等；小芯片類似小視頻，都是芯片，其中的復(fù)雜程度，協(xié)同程度，需要人力，物力，財(cái)力都是完全不同的。

現(xiàn)在有個(gè)問題：大芯片賺錢，還是小芯片賺錢？

這個(gè)也不一定，你見過幾億拍的大片，沒幾個(gè)人看，虧得一塌糊涂，而一個(gè)人拍的小視頻也可以火遍全網(wǎng)。

但是，大芯片是能力，國之重器，非常重要。

4：后記

上面是比較常用的一些“黑話”。

當(dāng)然芯片工程師的“黑話”，遠(yuǎn)不止于此。

就像斯皮爾伯格導(dǎo)演《貓鼠游戲》里的萊昂納多一樣，他偽裝成記者和一個(gè)資深飛行員套話，記住了這些黑話，就能偽裝成一個(gè)飛行員，從而成功的登上飛機(jī)。

而知道上面這些芯片工程師的“黑話”，還遠(yuǎn)不能混為一個(gè)芯片工程師。

由于芯片分工太細(xì)，很多芯片工程師對(duì)于這些不同工序的黑話，也不能全部知道。

這個(gè)就類似我們討論芯片的時(shí)候，芯片流程太復(fù)雜，以至于很難看清全貌。

世界已經(jīng)變了。

分工越來越細(xì)，只能管中窺豹。

世界如此，芯片也如此。

北京漢通達(dá)科技主要業(yè)務(wù)為給國內(nèi)用戶提供通用的、先進(jìn)國外測試測量設(shè)備和整體解決方案，產(chǎn)品包括多種總線形式（臺(tái)式/GPIB、VXI、PXI/PXIe、PCI/PCIe、LXI等）的測試硬件、相關(guān)軟件、海量互聯(lián)接口等。經(jīng)過二十年的發(fā)展，公司產(chǎn)品輻射全世界二十多個(gè)品牌，種類超過1000種。值得一提的是，我公司自主研發(fā)的BMS測試產(chǎn)品、芯片測試產(chǎn)品代表了行業(yè)一線水平