受混合工作和網絡地理分布增長的推動，對網絡基礎設施的帶寬和安全性的需求正在重新定義無邊界網絡。據650集團預測，在人工智能/機器學習（AI/ML）應用的帶動下，400G（每秒千兆位）和800G的總端口帶寬將以每年50%以上的速度增長。這種急劇的增長正在擴大向112G PAM4連接的過渡，不僅是云數據中心和電信服務提供商的交換機和路由器，還包括企業以太網交換平臺。Microchip Technology Inc.（美國微芯科技公司）正通過META-DX2以太網PHY（物理層）產品組合回應市場需求，推出全新的META-DX2+ PHY系列產品。該系列產品是業界首款集成了1.6T（太比特/秒）線速端到端加密和端口聚合功能的解決方案，助力企業以太網交換機、安全設備、云互連路由器和光傳輸系統向112G PAM4連接過渡，并保持了最緊湊的尺寸。

Microchip通信業務部的企業副總裁Babak Samimi表示：“我們推出四款全新的META-DX2+以太網PHY，旨在努力推動行業向由META-DX重定時器（ retimer）和PHY組合支持的112G PAM4連接過渡。結合META-DX2L重定時器，Microchip現在可以提供完整的芯片組，滿足從重定時、變速器應用（gearboxing）到高級PHY功能的所有連接需求。通過提供硬件和軟件引腳兼容性，客戶可以在他們的企業、數據中心和服務提供商的交換和路由系統中利用架構設計，通過軟件訂閱模式提供按需啟用的高級功能，包括端到端安全、多速率端口聚合和精確時間戳?！?/p>

META-DX2+具有可配置1.6T數據通路架構，在總變速器容量和由其獨特的ShiftIO能力實現的無中斷2:1保護開關復用模式方面，優于次近的競爭對手2倍。靈活的XpandIO端口聚合能力優化了路由器/交換機的端口利用率，支持低速率流量。此外，這些器件還支持IEEE 1588 C/D類精確時間協議（PTP），以實現5G和企業關鍵業務服務所需的精確納秒時間戳。Microchip通過提供一系列引腳兼容的重定時器和帶有加密選項的高級PHY產品組合，使開發人員能夠擴展設計，在通用板設計和軟件開發工具包（SDK）的基礎上增加MACsec和IPsec。

META-DX2+的差異化功能包括：

- 雙800 GbE、四400 GbE和16x 100/50/25/10/1 GbE MAC/PHY

- 集成的1.6T MACsec/IPsec引擎，可從數據包處理器中卸載加密，使系統更容易擴展到更高的帶寬，并具備端到端的安全性

- 與需要兩個設備提供相同的1.6T變速器（gearbox）和無中斷的2:1多路復用模式的競爭解決方案相比，可節省20%以上的電路板費用

- XpandIO使低速率以太網客戶端在更高速度的以太網接口上進行端口聚合，為企業平臺進行了優化

- ShiftIO功能與高度可配置的集成交叉點相結合，實現了外部交換機、處理器和光學器件之間的靈活連接

- 具有48或32長距離（LR）功能的112G PAM4 SerDes的可變型號，具備優化功率與性能的可編程性。

- 支持以太網、OTN、光纖通道和用于AI/ML應用的專有數據速率

650集團創始人兼技術分析師Alan Weckel表示：“隨著業界向高密度路由器和交換機的112G PAM4串行生態系統過渡，線速加密和有效利用端口容量變得越來越重要。在實現MACsec和IPsec加密、利用端口聚合優化端口容量以及靈活地將路由/交換芯片連接到多速率400G和800G光學器件方面，Microchip的META-DX2+系列將發揮重要作用?！?/p>

與META-DX2L重定時器一樣，全新系列META-DX2+ PHY可與Microchip的PolarFire FPGA、ZL30632高性能PLL、振蕩器、穩壓器和其他組件一起使用。這些組件已作為系統得到預先驗證，有助于加快設計投產。

開發工具

適用于META-DX2系列的Microchip第二代以太網PHY SDK通過現場驗證的API庫和固件降低了開發成本。該SDK支持該系列中所有META-DX2L和META-DX2+ PHY器件。包括對開放計算項目（OCP）交換機抽象接口（SAI）PHY擴展的支持，以便在支持SAI的各種網絡操作系統（NOS）中實現對META-DX2 PHY的跨平臺支持。

供貨

META-DX2+系列預計將在2022年第四季度提供樣品。

原文轉自Microchip微芯