信號完整性基礎-反射
01
概述
（1）定義：信號在傳輸線傳播的過程中遇到阻抗不連續時造成部分信號回彈的現象，稱之為反射。
反射的影響：反射會帶來過沖、振鈴、回溝等一系列現象，容易造成器件失效、邏輯判斷出錯、EMI等問題。
圖1 反射問題示意圖
（2）什么時候需要考慮反射：只有當走線的長度達到高速信號定義時需要考慮反射（信號邊沿小于4~6倍的走線時延）。如果走線很短，產生的反射會被掩蓋在邊沿之中。
如下圖邊沿時間為0.1ns和0.3ns的信號在60mil和300mil走線不連續情況下的仿真結果。
圖2、3 ADS仿真：不同邊沿和走線長度對信號的影響
（3）傳輸過程中任何不均勻都會導致阻抗不連續，從而產生反射，比如線寬變化、過孔、連接器、走線分支等。
實際設計中，對于高速走線需要盡量減少過孔數量、同一層盡量保證走線寬度一致、減少走線分支。
圖4 PCB中造成反射的常見案例
02
正負反射
（1）反射系數：反射信號與入射信號的比值，反射系數為正，則該反射為正反射。反射系數為負，該反射為負反射。
公式：
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
連接器
+關注
關注
99文章
15104瀏覽量
138898 -
emi
+關注
關注
53文章
3666瀏覽量
129809 -
信號完整性
+關注
關注
68文章
1427瀏覽量
96257 -
ADS仿真
+關注
關注
1文章
71瀏覽量
10751
原文標題：信號完整性基礎--反射（一）[20230705]
文章出處：【微信號：EMC_EMI，微信公眾號：電磁兼容EMC】歡迎添加關注！文章轉載請注明出處。
發布評論請先 登錄
相關推薦
熱點推薦
信號完整性的反射因素詳解
附著在走線中間的測試點 ， 通孔， 封裝引線，甚至一小段分支，作用就像一個集總電容 。下圖所示就是一個電容加在走線中間時，發射電壓和反射電壓的仿真結果。
高速互連信號串擾的分析及優化
高速數字設計領域里,信號完整性已經成了一個關鍵的問題,給設計工程師帶來越來越嚴峻的考驗。信號完整性問題主要為反射、串擾、延遲、振鈴和同步開關
發表于 05-13 09:10
信號完整性(五)：信號反射
，信號傳播路徑中阻抗發生變化的點，其電壓不再是原來傳輸的電壓。這種反射電壓會改變信號的波形，從而可能會引起信號完整性問題。這種感性的認識對研
發表于 05-31 07:48
基于PCB信號完整性的反射設計
高速數字系統中，對于頻率達到百兆甚至CHz以上的信號，會由于系統的信號完整性的問題而導致信號質量不佳。甚至對于不到50 MHz的信號，由于其
發表于 11-09 16:24
?13次下載
信號完整性簡介及protel信號完整性設計指南
信號完整性（Signal Integrity Signal Integrity，簡稱SI SI）是指在信號線上的信號質量。差的信號
發表于 11-16 13:24
?0次下載
信號完整性：反射是如何產生的？
反射就是在傳輸線上的回波。信號功率(電壓和電流)的一部分傳輸到線上并達到負載處，但是有一部分被反射了，如下圖所示。源端與負載端阻抗不匹配會引起線上反射，負載將一部分電壓
10個和高速PCB設計相關的重要知識分享
在高速PCB設計的學習中，有很多的知識點需要大家去了解和掌握，比如常見的信號完整性、反射、串擾、電源噪聲、濾波等。本文就和大家分享10個和高速PCB設計相關的重要知識，希望對大家的學習有所幫助。
信號完整性的“反射”的心路歷程
我們在介紹信號完整性的時候通常會說“當傳輸延時大于六分之一的信號的上升時間時，需要考慮信號完整性問題”，于是乎教科書里面都會配上一副類似于這
信號完整性之反射(一)
信號沿互連線傳播時，如果感受到的瞬態阻抗發生變化，則一部分信號被反射回源端，另一部分信號發生失真并且繼續向負載端傳輸過去。這是單一信號網絡中
信號完整性分析科普
小的成本，快的時間使產品達到波形完整性、時序完整性、電源完整性的要求；我們知道：電源不穩定、電源的干擾、信號間的串擾、信號傳輸過程中的
工商網監
評論