使用高級綜合HLS,開發(fā) 2D 中值濾波器算法 (HLS) 。
概述
該項目包含使用高級綜合 (HLS) 的 2D 中值濾波器算法的實現(xiàn)。該項目的目標是在不到 3 ms的時間內(nèi)對測試圖像進行去噪,同時消耗不到 25% 的可用 PL 資源。特征如下:
- 包含具有任意精度數(shù)據(jù)類型的高效數(shù)據(jù)類型管理。
- 采用 HLS 編譯指示來確保最佳系統(tǒng)性能。
- 通過多個測試用例進行驗證。
內(nèi)容
該項目包含以下內(nèi)容:
- 2D中值濾波器算法的源代碼文件
- C 仿真文件
- 協(xié)同仿真文件
- 綜合文件
- 包含干凈和有噪聲的圖像數(shù)據(jù)的 CSV 文件
- 仿真和綜合過程的屏幕截圖
設(shè)置和安裝
該項目已在 Vivado HLS 中設(shè)計和測試。要設(shè)置并運行項目:
- 克隆此倉庫:git clone
- 打開 Vivado HLS 軟件并導入項目。
- 加載包含圖像數(shù)據(jù)的 CSV 文件。
- 運行 C 仿真以確保算法正常運行。
- 進行綜合和協(xié)同仿真。
用法
將項目導入 Vivado HLS 后:
- 運行 C 仿真以驗證中值濾波器的功能。
- 執(zhí)行綜合過程以查看資源利用率報告并進行必要的調(diào)整。
- 執(zhí)行協(xié)同仿真以確保綜合設(shè)計的行為符合預期。
請注意:可能需要根據(jù)所使用的 FPGA 板調(diào)整代碼中的 HLS 編譯指示以獲得最佳性能。
最終設(shè)計應(yīng)用于測試數(shù)據(jù)時,在不到 12 ms的時間內(nèi)實現(xiàn)了去噪,總體 PL 資源利用率約為 13%。
-
濾波器
+關(guān)注
關(guān)注
162文章
8007瀏覽量
180436 -
FPGA開發(fā)板
+關(guān)注
關(guān)注
10文章
124瀏覽量
31815 -
HLS
+關(guān)注
關(guān)注
1文章
131瀏覽量
24552
發(fā)布評論請先 登錄
相關(guān)推薦
基于FPGA的中值濾波算法實現(xiàn)
基于開關(guān)3-D中值濾波的視頻序列去噪算法
×字形濾波窗口在Matlab自適應(yīng)中值濾波算法中的應(yīng)用

快速中值濾波的FPGA實現(xiàn)
測井圖像的多級中值濾波算法及其FPGA實現(xiàn)
圖像處理基礎(chǔ)自適應(yīng)中值濾波器(基于OpenCV實現(xiàn))

如何使用FPGA實現(xiàn)圖像的中值濾波算法

使用高級綜合HLS開發(fā)2D中值濾波器算法

評論