FPGA開發(fā)過程中，利用各種IP核，可以快速完成功能開發(fā)，不需要花費(fèi)大量時(shí)間重復(fù)造輪子。

當(dāng)我們面對(duì)使用新IP核的情況時(shí)，總會(huì)遇到一些以前未曾接觸過的新內(nèi)容，這些新內(nèi)容會(huì)讓我們感到陌生和恐懼，不知道該如何下手。

那么今天以xilinx vivado 為例分享學(xué)習(xí)FPGA 新IP核的正確打開方式。

一、常規(guī)方式

1、導(dǎo)入IP

在Vivado中，點(diǎn)擊左側(cè)導(dǎo)航欄中的“IP Catalog”，輸入關(guān)鍵詞搜素要使用的IP，比如fifo，雙擊進(jìn)行配置IP。

?2、閱讀手冊(cè)

點(diǎn)擊左上角”Documentation“，可以閱讀官方的IP說明手冊(cè)、IP更新信息、常見問題及解決方式。這里選擇點(diǎn)擊“Product Guide”可以轉(zhuǎn)到Xilinx的DocNav中，打開當(dāng)前IP手冊(cè)，如果對(duì)這個(gè)IP很熟悉，可以跳過這一步。

?

?3、配置IP

根據(jù)實(shí)際的需求配置IP的參數(shù)，如工作時(shí)鐘等，配置完成后，點(diǎn)擊OK，選擇OOC編譯，等編譯完成后，這樣在“Design source”中可看到新定義的IP。

?

?4、生成例程

右鍵點(diǎn)擊剛生成的IP，選擇“Open IPExample Design”，打開IP對(duì)應(yīng)配置下的測(cè)試工程，選擇指定路徑，自動(dòng)打開新生成的測(cè)試工程。

?4、閱讀示例工程，仿真分析

工程中包含了時(shí)鐘、復(fù)位及輸入輸出、AXI總線協(xié)議等必要的配置，包含TestBench仿真測(cè)試文件，閱讀分析源碼，仿真查看波形，通過少量更改可以下板測(cè)試，ILA監(jiān)測(cè)，參考示例工程，在實(shí)際應(yīng)用中即可使用。

?通過以上步驟，您可以更好地理解和使用Xilinx的IP核。

二、其它方式

可以通過百度或google搜索這個(gè)IP的相關(guān)博客，看看網(wǎng)上大牛們是怎么用和理解這個(gè)IP的，一般都會(huì)有詳細(xì)的經(jīng)驗(yàn)分享。

再來看xilinx官方手冊(cè)。

這樣上手起來也更快一些，可以少走一些彎路。