做數(shù)字硬件的同學(xué)，可能有時(shí)候會(huì)因?yàn)橐稽c(diǎn)小細(xì)節(jié)，導(dǎo)致板子總是這邊出點(diǎn)小錯(cuò)，那邊出點(diǎn)小錯(cuò)。

這些問(wèn)題，并不是因?yàn)椴欢钦娴氖且驗(yàn)闆](méi)有注意到。

問(wèn)題嘛，也不是特別大，飛幾根線可能就能解決。但是呢，預(yù)研性質(zhì)的還好，飛個(gè)一兩塊，問(wèn)題也不是很大。

但是，如果是產(chǎn)品，那肯定就不行了。一呢，飛線工作量太大，二呢，可靠性也得不到保證。

所以，即使飛線解決問(wèn)題了，但是還是需要再投一次板，把那些小錯(cuò)誤給修正過(guò)來(lái)。

所以，還不如前面做好檢查，讓這些小錯(cuò)小誤，無(wú)所遁形。

那怎么辦呢，有些同學(xué)說(shuō)，那我已經(jīng)很認(rèn)真的檢查了啊，最后還是不小心有點(diǎn)錯(cuò)誤。

其實(shí)也是有一些小tips可循。我只說(shuō)一些我當(dāng)時(shí)用的一些方法，可能比較笨。大家可能有更好的方法，歡迎留言交流哈。

比如我當(dāng)年做硬件板子的時(shí)候，我當(dāng)時(shí)做了這樣的一些操作。

數(shù)字硬件板子上，像FPGA上，會(huì)有不同電平，比如有2.5V啊，1.8V啊，還有3.3V。我會(huì)把輸入到不同電壓域的信號(hào)，都標(biāo)注出電壓值，雖然正常情況下，好像多此一舉。可是有時(shí)候，畫原理圖的時(shí)候，說(shuō)不定，畫著畫著，某個(gè)控制信號(hào)會(huì)要從一個(gè)BANK移動(dòng)到另一個(gè)BNAK。如果網(wǎng)絡(luò)名上很明顯的標(biāo)注著電平，你不會(huì)不小心把1.8V的信號(hào)移動(dòng)到3.3V的BANK上。

然后啊，那個(gè)電源網(wǎng)絡(luò)的電壓，也會(huì)把幅度寫在上面。這樣，也可以避免一些不小心的錯(cuò)誤。

還有，我每次畫完板子，都要把板子導(dǎo)出到autocad上，然后在自己用autocad按照手冊(cè)畫出器件的封裝，把自己畫的封裝，再弄到導(dǎo)出的板子上，double check上。

我當(dāng)時(shí)還干了一件比較費(fèi)時(shí)間的事，就是把所有的網(wǎng)絡(luò)名稱都導(dǎo)出來(lái)，然后自己再手動(dòng)的一個(gè)個(gè)去查找，看看連接的方式，是不是我想要的方式。

因?yàn)楦蛇@個(gè)硬件的活，時(shí)間太久遠(yuǎn)了，現(xiàn)在能想到的，就只能這些了。

審核編輯：劉清