簡(jiǎn)介

高速數(shù)字電路電源完整性精確測(cè)量一直是個(gè)難題，以前大部分研發(fā)單位和公司并不進(jìn)行這些電源完整性參數(shù)的測(cè)量。但是，隨著數(shù)字信號(hào)速率的不斷提升，特別是提升到 10Gbps 以上數(shù)量級(jí)后，電源完整性的測(cè)量成為關(guān)鍵測(cè)試項(xiàng)目之一，另外芯片和 CPU 的供電電平也越來(lái)越小，使得它對(duì)電平的變化更加敏感。因而，近來(lái)不斷地遇到客戶咨詢電源完整性的測(cè)試方案，所以是德科技的技術(shù)工程師們把電源完整性測(cè)試系統(tǒng)的技術(shù)背景和方案配置和關(guān)鍵性能指標(biāo)整理如下。

電源完整性測(cè)量對(duì)象和測(cè)量?jī)?nèi)容

PI (Power Integrity)，即電源完整性，以前隸屬于信號(hào)完整性分析專題，但是因?yàn)?PI 足夠復(fù)雜和關(guān)鍵，現(xiàn)在已經(jīng)把其單獨(dú)拿出來(lái)作為一個(gè)專題去研究。快速而準(zhǔn)確的仿真電源完整性至今仍然是一個(gè)有待突破的難題 (是德科技的 ADS 高級(jí)仿真軟件有專門支持電源完整性的方案)。

對(duì)于高速數(shù)字電路和系統(tǒng)，電源完整性(PI)的研究對(duì)象是電源分配網(wǎng)絡(luò) PDN（Power Distribution Network）。以筆記本電腦為例，AC 到 DC 電源適配器供給計(jì)算機(jī)主板的是一個(gè)約 16V 的直流電源，主板上的電源分配網(wǎng)絡(luò)要把這個(gè) 16V 直流電源變成各種電壓的直流電源（如：±5V, +1.5V, +1.8V, +1.2V 等），給 CPU 供電，給各個(gè)芯片供電。CPU 和 IC 用電量很大，而且是動(dòng)態(tài)耗電的，瞬時(shí)電流可能很大，大到幾十甚至 100 多安培，也可能很小，小到低于 1mA，但無(wú)論電流如何變 化，電壓必須平穩(wěn)（即紋波和噪聲必須較小），以保持 CPU 和 IC 的正常工作，這都對(duì) PDN 提出了苛刻的要求。我們常見(jiàn)的電腦藍(lán)屏現(xiàn)象，往往和電源完整性密切相關(guān)，傳統(tǒng)的方案有很多局限性，我們希望隨著 Keysight 的優(yōu)異方案的普及，電腦藍(lán)屏和其它電源完整性現(xiàn)象逐漸減少。

1. 電源完整性測(cè)試系統(tǒng)關(guān)鍵性能指標(biāo)：

紋波測(cè)試能力：<=3mv(P-P),具體取決于具體的被測(cè)對(duì)象，也有場(chǎng)合是 20mV 左右。

阻抗測(cè)試能力：1 毫歐 ~ 50K 歐姆

頻率范圍：5Hz ~ 3GHz

基本測(cè)試精度：±2%

SMD 器件測(cè)試能力：頻率 DC ~ 3GHz

引腳器件測(cè)試能力：頻率 DC ~ 110MHz

直流偏置范圍：0 ~ ±40V

2. 電源完整性測(cè)試系統(tǒng)實(shí)現(xiàn)的測(cè)試功能：

電源紋波/噪聲/串?dāng)_測(cè)量，干擾源定位

直流-直流轉(zhuǎn)換器環(huán)路增益（幅度和相位）測(cè)量

PDN（電源分配網(wǎng)絡(luò)）毫歐姆級(jí)阻抗測(cè)量

濾波電容/旁路電容/磁珠等用于電源分配網(wǎng)絡(luò)的器件的阻抗和參數(shù)測(cè)量

激勵(lì)響應(yīng)測(cè)試

電源完整性仿真

第一章 電源完整性時(shí)域分析之示波器

電源紋波和噪聲測(cè)量

今天的電子電路（比如手機(jī)、服務(wù)器等領(lǐng)域）的切換速度、信號(hào)擺率比以前更高，同時(shí)芯片的封裝和信號(hào)擺幅卻越來(lái)越小，對(duì)噪聲更加敏感。因此，今天的電路設(shè)計(jì)者們比以前會(huì)更關(guān)心電源噪聲的影響。實(shí)時(shí)示波器是用來(lái)進(jìn)行電源噪聲測(cè)量的常用工具，但是如果使用方法和工具不對(duì)可能會(huì)帶來(lái)完全錯(cuò)誤的測(cè)量結(jié)果。

工程師選擇示波器做電源噪聲測(cè)量的一個(gè)原因是電源噪聲帶寬很寬，但是不能忽略的是，實(shí)時(shí)寬帶數(shù)字示波器以及其探頭都有其固有的噪聲。如果要測(cè)量的噪聲與“示波器和探頭”的噪聲在相同數(shù)量級(jí)，那么要進(jìn)行精確測(cè)量將是非常困難的一件事情。

示波器的主要噪聲來(lái)源于 2 個(gè)方面：示波器本身的噪聲和探頭的噪聲。

所有的實(shí)時(shí)示波器都使用衰減器和放大器來(lái)調(diào)整垂直量程,在不同的量程設(shè)置下，其對(duì)應(yīng)的放大比或衰減比是不同的，示波器的本底噪聲也是不同的。以 Infiniium S 系列示波器的 2.5GHz 型號(hào)DSOS254A 為例，在滿帶寬，2mV/div 設(shè)置下，其本底噪聲是 120uVrms，在 10mV/div 設(shè)置下，其本底噪聲就變?yōu)?172uVrms，表 1 是 S 系列示波器在不同量程設(shè)置下的本底噪聲。從該表 1 我們可以得出一個(gè)結(jié)論，測(cè)量噪聲時(shí)應(yīng)盡可能使用示波器最靈敏，也就是最小，的量程檔。但是示波器在最靈敏檔下通常不具有足夠的偏置范圍可以把被測(cè)直流電壓拉到示波器屏幕中心范圍進(jìn)行測(cè)試，表 2 是常見(jiàn)示波器支持的偏置范圍，從表 2 我們可以得出第二個(gè)結(jié)論，沒(méi)有一臺(tái)示波器支持的偏置范圍可以覆蓋常見(jiàn)的直流電源被測(cè)對(duì)象，因此通常需要利用 N7020A 這樣的電源完整性專用探頭將直流偏置范圍提升到+/-24V，否則，你要么使用 AC 耦合把直流電平濾掉只測(cè)量 AC 成分，要么使用隔直電容來(lái)完成測(cè)試， 但所有示波器僅在 1M 歐姆輸入阻抗情況下支持 AC 耦合，在此條件下，示波器帶寬會(huì)降到 500MHz，示波器自身的本底噪聲會(huì)變大；使用隔直電容的缺點(diǎn)是將直流成分去掉的同時(shí)，也會(huì)把極低頻信號(hào)濾 除，電源信號(hào)本身就是低頻的，所以有機(jī)會(huì)把諸如電壓緩慢跌落等現(xiàn)象掩蓋了。表 1-1：Infiniium S 系列示波器在不同量程設(shè)置下的本底噪聲，適用于電源完整性測(cè)試的設(shè)置最多只有 4 個(gè)，在圖中以綠色標(biāo)示。大部分情況下，應(yīng)該使用每格 1mV~10mV 的設(shè)置。

表 1-1：對(duì)于電源紋波測(cè)試，建議使用最靈敏的垂直刻度，盡可能使用示波器的小量程，否則，示波器自身的本底噪聲會(huì)帶來(lái)較大的測(cè)量誤差，該表給出 Infiniium S 系列示波器在不同量程設(shè)置下的本底噪聲，因其內(nèi)部采用真實(shí)的硬件 10-bit 40GSa/s ADC，其指標(biāo)遠(yuǎn)高于其它示波器。

10 bits 的示波器，Infiniium S 系列示波器，其噪聲相對(duì)小的多，而且硬件支持 2mV/div 的靈敏度，所以，放棄 8 比特，采用 10 bits 示波器，是最好的選擇。

世面上也有一些其它 12 bits 的示波器，或者由于其內(nèi)部 ADC 是商用產(chǎn)品或者由于其 ADC 本身是 8bit（2G 帶寬 6.25GSa/s 時(shí)只有 8bit）采用低帶寬的 ADC 拼接技術(shù)因而本底噪聲偏大，在和示波器自身硬件配合之后，其實(shí)際有效位比 Infiniium S 系列示波器要低 1 bit 左右，另外也不支持下一章介紹的電源完整性專用高阻探頭。

第二章 電源完整性時(shí)域分析之專用測(cè)試探頭

基于同樣的原因，在電源測(cè)量中也應(yīng)該盡量使用 1:1 的探頭而不是示波器標(biāo)配的 10：1 的探頭， 使用 10:1 的探頭，示波器的最小量程會(huì)被放大十倍，示波器的噪聲也會(huì)被放大。目前 N7020A 2GHz 1:1 單端有源探頭，N2820A探頭 500KHz~ 3MHz 帶寬，衰減比為 1:330，最小可測(cè)信號(hào)電壓為 3uV，電流為500nA，N2870A 1：1 35MHz 無(wú)源探頭是最常被工程師認(rèn)可的探頭。其中 N7020A 是最適合電源完整性測(cè)試的探頭，可測(cè)量毫伏以及亞毫伏級(jí)的信號(hào)，N2870A 是最便宜的探頭，可測(cè)量 10mV 或以上的信號(hào)，N2820A 是最精密的探頭，即可用作差分探頭，也可用作電流探頭，電壓測(cè)量范圍為 3 uV~1.2 V，電流測(cè)量范圍為 500nA~5A，但帶寬僅為 500 KHz~3 MHz 。

探頭帶來(lái)的噪聲是在衰減器前面耦合進(jìn)來(lái)的，在某些不正確的使用方法下，探頭可能會(huì)帶來(lái)額外的噪聲，一個(gè)典型的例子就是使用長(zhǎng)地線。為了方便測(cè)試，示波器的的無(wú)源探頭通常會(huì)使用 15cm 左右的鱷魚夾形式的長(zhǎng)地線，這對(duì)于電源紋波的測(cè)試是不適用的，特別是板上存在開(kāi)關(guān)電源的場(chǎng)合。由于開(kāi)關(guān)電源的切換會(huì)在空間產(chǎn)生大量的電磁輻射，而示波器探頭的長(zhǎng)地線又恰恰相當(dāng)于一個(gè)天線，所以會(huì)從空間把大的電磁干擾引入測(cè)量電路。一個(gè)簡(jiǎn)單的驗(yàn)證方法就是把地線和探頭前端接在一起，靠近被測(cè)電路（不直接接觸）就可能在示波器上看到比較大的開(kāi)關(guān)噪聲。因此測(cè)量過(guò)程中應(yīng)該使用盡可能短的地線。

現(xiàn)在很多被測(cè)件要求測(cè)量出峰峰值為幾毫伏的紋波和噪聲，比如有些 10Gbps 以上的 SerDes 要求 3mv 峰峰值的電源紋波和噪聲。這時(shí)候最好用 N7020A 來(lái)進(jìn)行測(cè)量，它的直流阻抗為 50K 歐姆，對(duì)于毫歐甚至更高阻抗級(jí)別的被測(cè)電源來(lái)說(shuō)，負(fù)載影響很小，測(cè)試精度非常高。

最后要注意的一點(diǎn)是，通常電源測(cè)試都規(guī)定了某個(gè)頻率范圍內(nèi)的紋波和噪聲，比如 20MHz 以內(nèi)的，但為了分析電源噪聲來(lái)源，需要在更寬的頻率范圍內(nèi)分析，一般示波器的帶寬在滿足分析要求的同時(shí)，還要支持靈活的帶寬限制功能，這對(duì)于減小高頻噪聲會(huì)有比較好的效果。

小結(jié)一下，對(duì)于電源紋波噪聲的測(cè)試，通常需要注意以下幾點(diǎn)：

盡量不使用 8bits 示波器，而用S 系列 10 比特示波器

盡量使用專用的電源測(cè)試探頭 N7020A

盡量使用小衰減比的探頭，如 N7020A, N2820A,N2870A；

盡量使用示波器最小量程(硬件實(shí)現(xiàn)的量程，不是軟件放大),以降低示波器本底噪聲；

探頭的接地線盡量短，構(gòu)成的環(huán)路面積盡可能小

根據(jù)需要使用帶寬限制功能,低通濾波器和高通濾波器，甚至帶通濾波器。

另外 N7020A 探頭還支持選配 N7023A 點(diǎn)測(cè)套件，該套件提供了全系列的靈活的連接附件，除了傳統(tǒng)的無(wú)源探頭探頭針尖和彈簧地針外還配有雙列直插式探針，以及小夾子，可直接夾在最小達(dá) 0201 封裝的貼片元件上。

第三章 電源完整性頻域分析之網(wǎng)絡(luò)分析儀

要測(cè)量 PDN 性能，首先需要用示波器測(cè)試 CPU 和 IC 管腳的電源紋波和噪聲。但是要精確衡量PDN 的性能，還需要測(cè)試PDN 的輸出阻抗（隨頻率變化的阻抗）和PDN 的傳輸阻抗（也是隨頻率變化的阻抗），就像表征一個(gè)單端口網(wǎng)絡(luò)或雙端口網(wǎng)絡(luò)一樣去表征 PDN。由于現(xiàn)在的 PDN 大都是開(kāi)關(guān)電源結(jié)構(gòu)，還需要測(cè)量PDN 或關(guān)鍵 DC 到 DC 轉(zhuǎn)換器件的環(huán)路增益。

小結(jié)一下，電源完整性的測(cè)量對(duì)象是電源分配網(wǎng)絡(luò) PDN。主要測(cè)量?jī)?nèi)容包括四部分：

紋波和噪聲的測(cè)量；

輸出阻抗的測(cè)量；

環(huán)路增益的測(cè)量；

濾波器件（電容/磁珠等）性能參數(shù)的測(cè)量。

電源完整性測(cè)試挑戰(zhàn)和方法：毫歐級(jí)電源分配網(wǎng)絡(luò) PDN 的輸出阻抗和傳輸阻抗測(cè)量

電源完整性分析對(duì)象主要是電源分配網(wǎng)絡(luò) PDN（Power Distribution Network）。要衡量 PDN 性能，只用示波器測(cè)試 CPU 和 IC 管腳的電源紋波和噪聲是不夠的，而且出現(xiàn)問(wèn)題后也沒(méi)有辦法定位問(wèn)題。要精確衡量 PDN 的性能，還需要測(cè)試 PDN 的輸出阻抗（隨頻率變化的阻抗）和 PDN 的傳輸阻抗（也是隨頻率變化的阻抗），就像表征一個(gè)單端口網(wǎng)絡(luò)或雙端口網(wǎng)絡(luò)一樣去表征PDN。這就要用到網(wǎng)絡(luò)分析儀工具。

用網(wǎng)絡(luò)分析儀去測(cè)試 PDN，有兩大挑戰(zhàn)：

1、PDN 的輸出阻抗和傳輸阻抗是豪歐級(jí)的，想準(zhǔn)確測(cè)試，是一件比較困難的事情。

2、PDN 工作時(shí)是帶直流電壓的，即帶偏置的，需要網(wǎng)絡(luò)分析儀有偏置測(cè)量的功能。

圖 3-1. 用雙端口方法測(cè)試 PDN 輸出阻抗

用網(wǎng)絡(luò)分析儀測(cè)試毫歐級(jí)的輸出阻抗，不能簡(jiǎn)單的用一端口測(cè)試方法，因?yàn)樽杩固。瓷涮蟆＿@時(shí)比較好的方法是用雙端口測(cè)試方法，如圖 3-1 所示。測(cè)試時(shí)用 S21 代替 S11。

假設(shè)探測(cè)試電纜電感約為 0，Z(DUT)遠(yuǎn)小于 Zo（VNA 端口阻抗），PDN 輸出阻抗的計(jì)算公式如下：

Z(DUT)=Z11=S21*25(ohm)

用網(wǎng)絡(luò)分析儀測(cè)試毫歐級(jí)的輸出阻抗，也是用雙端口測(cè)試方法，如圖 3-2 所示。

圖 3-2. 用雙端口方法測(cè)試 PDN 的傳輸阻抗

假設(shè)探測(cè)試電纜電感約為 0，Z11，Z21，Z22 遠(yuǎn)小于 Zo，PDN 傳輸阻抗的計(jì)算公式如下：

Z21=Z12=S21*25(ohm)

針對(duì)這種的特殊測(cè)量要求，是德科技的矢量網(wǎng)絡(luò)分析儀 E5061B 推出了一個(gè)特殊的選件 3L5 幫助測(cè)試PDN。

1、功能全面的低頻到中頻網(wǎng)絡(luò)分析儀

圖 3-3. E5061B-3L5 網(wǎng)絡(luò)分析儀

E5061B 低頻 - 射頻網(wǎng)絡(luò)分析儀的選件 3L5 可以在從 5 Hz 至 3 GHz 的率范圍內(nèi)提供常用的網(wǎng)絡(luò)測(cè)量和分析功能。功能全面的低頻網(wǎng)絡(luò)測(cè)量能力 (包括內(nèi)置的 1 MΩ 輸入) 都被完美地集成到這個(gè)高性能的射頻網(wǎng)絡(luò)分析儀之中。E5061B-3L5 是研發(fā)環(huán)境中進(jìn)行器件和電路測(cè)量的理想儀表和工具，選件 005 提供阻抗參數(shù)和等效電路分析。

2、S 參數(shù)測(cè)試端口

圖 3-4. 使用 S 參數(shù)測(cè)試端口 S21

E5061B-3L5 在其完全能夠測(cè)量的從 5 Hz 到 3 GHz 的頻率范圍都有非常高的動(dòng)態(tài)范圍，這可以使您對(duì)各種幾乎從直流到射頻的器件進(jìn)行測(cè)試。

3、增益相位測(cè)試端口是德科技：雙端口測(cè)量和 S參數(shù) - 靈活應(yīng)用網(wǎng)絡(luò)分析儀3、增益相位測(cè)試端口

圖 3-5. 直流到直流傳輸阻抗測(cè)量和環(huán)路增益測(cè)量

增益相位測(cè)試端口可以在從 5 Hz 到 30 MHz 的低頻測(cè)量范圍內(nèi)直接把測(cè)試信號(hào)接入測(cè)量接收機(jī)。內(nèi)置的 1 MΩ輸入使您能夠使用測(cè)量探頭輕松地對(duì)所測(cè)電路內(nèi)的放大器和直流 - 直流轉(zhuǎn)換器的控制環(huán)路的參數(shù)進(jìn)行測(cè)量。接收機(jī)端口可以精確地測(cè)量放大器的 CMRR/PSRR 和 PDN 毫歐量級(jí)的輸出阻抗，并且消除了測(cè)量中接地環(huán)路引入的測(cè)量誤差。

4、直流偏置源

E5061B-3L5 內(nèi)置的直流偏置源可以從儀表內(nèi)部把最高可達(dá) ±40 Vdc 的直流偏置電壓疊加到從端口 1 或 LF OUT 端口上輸出的交流信號(hào)上。此外，如果在儀表的 S 參數(shù)測(cè)試端口上對(duì)被測(cè)器件進(jìn)行測(cè)量時(shí)，它還可以從 LF OUT 端口輸出直流電壓。

小結(jié)：E5061B-3L5 是專門針對(duì)測(cè)試 PDN 而設(shè)計(jì)的網(wǎng)絡(luò)分析儀，滿足測(cè)量 PDN 輸出阻抗和傳輸阻抗的測(cè)量要求。

第四章 電源完整性仿真之仿真軟件

電源完整性的仿真

是德科技 EEsof 軟件家族中的 ADS（Advanced Design System）是一個(gè)完整的高速電路仿真設(shè)計(jì)平臺(tái)， 提供了完整的電源完整性設(shè)計(jì)解決方案。ADS 的版圖設(shè)計(jì)環(huán)境集成了 SIPro/PIPro 仿真分析工具，通過(guò)對(duì)電源完整性進(jìn)行仿真， 可以完成以下工作：

直流電壓降分析

PCB溫度分布情況

PDN 阻抗提取與去耦電容優(yōu)化

電源平面諧振分析

與電源相關(guān)的信號(hào)完整性分析， 如開(kāi)關(guān)同步噪聲（SSN）

SI/PIPro 仿真分析工具包含以下功能：

PI-DC ，用于直流電壓降分析

PI-ET，用于電熱聯(lián)合仿真分析

PI-AC， 用于PDN 阻抗分析

PPR（Power Plane Resonance Analysis） ，用于電源平面諧振分析

SIPro（Power-Aware Signal Integrity Analysis），用于與電源相關(guān)的信號(hào)完整性分析。

CEMI，用于電源傳導(dǎo)仿真分析。

下圖 4-1 演示了 SI/PIPro 的軟件界面仿真能力。

圖 4-1SI/PIPro 的軟件界面

PI-DC 分析

由于過(guò)大的直流電壓降，落在IC 電源端的電壓可能低于建議的最低電壓。這可能導(dǎo)致 IC 的故障。過(guò)高的電流密度在過(guò)孔處會(huì)生成過(guò)多的熱量，引起電路板裂開(kāi)或燒化，導(dǎo)致故障。PI-DC 可以計(jì)算直流條件下的電壓、 電流，IR Drop (電壓降)、 電源供應(yīng)網(wǎng)功率損耗密度等。它可以幫助你識(shí)別IC 和連接器的管腳和連接過(guò)孔等在直流工作條件下流過(guò)的電流密度，顯示芯片管腳電壓， 并給出設(shè)計(jì)裕量。

（a）

（b）

圖 4-2 直流電壓降分析結(jié)果

PI-AC 分析

PI-AC 分析用于提取PDN 阻抗特性，并且可以顯示電流密度， 了解熱點(diǎn)區(qū)域。提取的阻抗網(wǎng)絡(luò)可以直接轉(zhuǎn)化為 ADS 的原理圖，與電壓調(diào)節(jié)模塊（VRM）模型和去耦電容進(jìn)行優(yōu)化。

去耦電容優(yōu)化的目的是達(dá)到目標(biāo)阻抗的要求。目標(biāo)阻抗可以通過(guò)以下公式計(jì)算：

其中，? 表示最大允許的電源紋波， 是最大瞬態(tài)電流波動(dòng)，通常設(shè)置為芯片最大電流的一半。

圖 4-3 提取的 PDN 阻抗網(wǎng)絡(luò)與 VRM 和去耦電容的聯(lián)合仿真

圖 4-4 仿真的 PDN 阻抗結(jié)果

ADS 提供了 10 余種優(yōu)化方法， 可以實(shí)現(xiàn)去耦電容參數(shù)的快速搜索，實(shí)現(xiàn)最佳性能。通過(guò)分析去耦電容通過(guò)電流的大小， 可以剔除冗余電容， 降低設(shè)計(jì)成本。

圖 4-5 PDN 阻抗的優(yōu)化

電源平面諧振(PPR) 分析

電源平面諧振分析可以計(jì)算配電網(wǎng)絡(luò)(PDN)的自諧振頻率和相應(yīng)的 Q 值。它可以幫助你實(shí)現(xiàn)去耦電容和過(guò)孔的優(yōu)化布置。電源平面諧振會(huì)干擾敏感的模擬電路，并生成過(guò)量的輻射。這可能導(dǎo)致設(shè)計(jì)不能滿足 EMC 規(guī)范。

圖 4-6電源平面諧振分析

電熱聯(lián)合仿真

電源完整性分析中還集成了電熱仿真功能，能夠?qū)崿F(xiàn)電/ 熱協(xié)同仿真。電源完整性仿真引擎(DC Drop) 對(duì)電源網(wǎng)絡(luò)進(jìn)行仿真，提供功率密度給熱分析器，熱分析器再根據(jù)器件功耗運(yùn)行熱分析，系統(tǒng)多次迭代上述過(guò)程，獲取更新后的溫度值直到仿真收斂。電熱聯(lián)合仿真溫度顯示分布圖

圖 4-7PCB電熱聯(lián)合仿真分析

與電源相關(guān)的信號(hào)完整性分析（SIPro）

SIPro 使用獨(dú)有的混合算法，可以同時(shí)快速提取信號(hào)走線（包含過(guò)孔）與電源平面的頻域模型。這一頻域模型可以直接轉(zhuǎn)換成 ADS 的原理圖， 用于電路仿真， 如時(shí)域瞬態(tài)（Transient）仿真， 通道（Channel） 仿真， DDR 總線仿真等。

開(kāi)關(guān)同步噪聲（SSN）是電源噪聲的主要來(lái)源，也是造成信號(hào)完整性性能下降的重要問(wèn)題。要進(jìn)行 SSN 分析， 需要有詳細(xì)的元器件模型（通常是 SPICE 模型）， 這類模型通常難以從芯片廠家直接獲得，并且仿真時(shí)間很長(zhǎng)。IBIS 模型是由 IBIS Forum 提出的一種行為級(jí)模型， 它通過(guò) I-V 和V-T 曲線表征芯片輸入輸出 Buffer 特性， 不涉及元器件的內(nèi)部電路設(shè)計(jì)， 能夠有效保護(hù)廠家的知識(shí)產(chǎn)權(quán)， 因此， 芯片廠家更愿意提供 IBIS 模型給用戶進(jìn)行信號(hào)完整性的設(shè)計(jì)。IBIS 5.0 和 5.1 的標(biāo)準(zhǔn)中提出了多個(gè)新特性（BIRD95.6，98.3，141）， 用于支持對(duì)芯片電源特性的描述。ADS 軟件在業(yè)界率先實(shí)現(xiàn)了對(duì)以上新特性的支持，解決了之前的 IBIS 模型不能用于電源完整性分析的問(wèn)題。

圖 4-8 支持電源特性的 IBIS 模型仿真結(jié)果

傳導(dǎo)仿真分析（CEMI）

隨著在電子產(chǎn)品中往往需要進(jìn)行EMC的檢測(cè)分析，傳導(dǎo)就是EMC的一種。為了更好地發(fā)現(xiàn)、避免以及解決傳導(dǎo)的問(wèn)題。在PIPro中可以利用CEMI對(duì)電路進(jìn)行傳導(dǎo)的仿真分析。下圖所示為CE的仿真結(jié)果。

仿真后，還可以生成test bench，在ADS原理圖中做進(jìn)一步的電路分析，以找到解決問(wèn)題的方法。

第五章 電源完整性激勵(lì)域測(cè)試之碼型發(fā)生器

引言

脈沖函數(shù)任意波形噪聲發(fā)生器在壓力測(cè)試應(yīng)用中的重要作用

情況分析

集成電路芯片通常安裝在印刷電路板（PCB）上，由電源分布網(wǎng)絡(luò)(PDN)供電。使用每個(gè)集成電路芯片時(shí)，都必須考慮到它對(duì)電源分布網(wǎng)絡(luò)的影響。大多數(shù)集成電路芯片只在改變狀態(tài)時(shí)消耗電流，這種不規(guī)律的用電給PDN帶來(lái)了很大失真，產(chǎn)生電源完整性的問(wèn)題。

電源分布網(wǎng)絡(luò)出問(wèn)題，會(huì)對(duì)其它電路產(chǎn)生干擾，增加噪聲，進(jìn)而導(dǎo)致信噪比降 低，影響集成電路芯片輸出端口處的信號(hào)完整性。在最壞的場(chǎng)景中，電源噪聲有可能對(duì)集成電路的工作產(chǎn)生負(fù)面影響。同樣，直流電源電平的波動(dòng)也會(huì)干擾集成電路的正確工作。

為了限制這些不利因素的影響，硬件工程師設(shè)計(jì)了一系列保護(hù)電路。保護(hù)集成電路芯片的常用方法包括：使用去耦電容抑制電壓波動(dòng)，加入電感器限制噪聲電平。可是所有補(bǔ)償方法在最大限度減少直流電源失真的同時(shí)，也都存在各自的限制。

例如使用去耦電容時(shí)，電容器中的材料缺陷會(huì)產(chǎn)生等效的串聯(lián)電阻。電容器和封裝會(huì)產(chǎn)生等效的串聯(lián)電感。這些寄生效應(yīng)會(huì)嚴(yán)重影響電容器的技術(shù)特性。電容器在高頻范圍內(nèi)的特性更像是電感或電阻器――有違于它在電路中的最初用途。

方案配置

在真實(shí)條件下測(cè)試元器件和電路是一個(gè)必不可少的環(huán)節(jié)。在這個(gè)過(guò)程中，工程師可以評(píng)估PCB 的設(shè)計(jì)和功耗。測(cè)試還可以使工程師深入了解被測(cè)對(duì)象，增強(qiáng)被測(cè)件的總體性能。

圖 5-1 顯示了在設(shè)計(jì)過(guò)程中模擬真實(shí)環(huán)境的有效方法。表5-1 中匯總了該方案的組成部分。在圖 5-1 所示的配置中，Keysight E36311A 直流電源用于模擬被測(cè)電路中的電壓源。Keysight 81160A 任意波形噪聲發(fā)生器用于模擬信號(hào)失真。電源和噪聲發(fā)生器的輸出通過(guò)電感和電容器所構(gòu)成的網(wǎng)絡(luò)合并。電感 L 可以防止信號(hào)的射頻分量進(jìn)入直流電源。電容器 C 可以避免信號(hào)發(fā)生器（81160A）直流負(fù)載效應(yīng)。這個(gè)網(wǎng)絡(luò)在技術(shù)資料中經(jīng)常被稱為偏置 T 形接頭，因?yàn)樗男螤顬?T 形，并可以提供“直流偏置”。

圖 5-1. 模擬真實(shí)條件的測(cè)試裝置

表5-1 （81150A的噪聲碼型重復(fù)速率為26天。）

實(shí)現(xiàn)深入分析

Keysight Infiniium S 或 9000 系列示波器的一個(gè)主要特性是它能夠校準(zhǔn)測(cè)試配置。換句話說(shuō)，示波器能夠確認(rèn)向被測(cè)器件（DUT）的輸入端，是否施加了正確的直流電壓和失真。（參見(jiàn)圖5-1 中測(cè)試點(diǎn)（TP1）處的連接。）

在圖 5-1 中的測(cè)試點(diǎn)（TP2）上，使用同一臺(tái) 9000 系列示波器來(lái)分析集成電路芯片輸出信號(hào)（圖中畫了兩臺(tái)示波器，但你可以只用一臺(tái)示波器）。一旦 81160A 添加的失真變得太大而無(wú)法補(bǔ)償時(shí)，集成電路芯片將產(chǎn)生物理層錯(cuò)誤或協(xié)議層錯(cuò)誤。這兩類錯(cuò)誤可以用示波器檢測(cè)和分 析。

為了仿真真實(shí)條件下的功率失真，81160A 能夠生成上升時(shí)間/下降時(shí)間僅為 1 ns 的快速脈沖、隨機(jī)噪聲和各種任意波形。該發(fā)生器的另一個(gè)關(guān)鍵特性是能夠內(nèi)部合并不同類型的信號(hào)，因此可以同時(shí)疊加電源分布網(wǎng)絡(luò)中的高斯白噪聲和間歇性毛刺。這種通道疊加（Channel Add）功能不僅能夠靈活地生成復(fù)雜波形，而且避免了外部接線的麻煩。可選擇的噪聲發(fā)生器波峰因數(shù)， 以及可以在20 1 天內(nèi)不重復(fù)噪聲碼型的功能，確保噪聲接近于隨機(jī)噪聲，而不是確定性噪聲（這些功能是其它同類儀器無(wú)法提供的）。圖 5-2 顯示了通道疊加和噪聲產(chǎn)生功能的示例。在此例中，81160A 在通道 1 生成高斯白噪聲，在通道 2 生成高斯脈沖，然后在內(nèi)部合并這兩種信號(hào)，再與電源的直流信號(hào)疊加，得到黃色軌跡。這是在時(shí)域中測(cè)得的結(jié)果。圖 5-2 所示的綠色軌跡是FFT頻譜分析結(jié)果 。利用這個(gè)功能，工程師可以深入分析被測(cè)器件的輸出性能。

圖 5-2. 81160A 任意波形噪聲發(fā)生器的通道疊加功能在時(shí)域（黃色）和 頻域（綠色）下生成的壓力信號(hào)示例。

結(jié)論

工程師在開(kāi)發(fā)新的電子器件時(shí)會(huì)遇到許多挑戰(zhàn)。印刷電路板上的集成電路芯片密度日益提 高，因此評(píng)測(cè)直流電源性能以及電源分布網(wǎng)絡(luò)(PDN)對(duì)設(shè)計(jì)中其他元器件的影響也變得越來(lái)越重要。要正確評(píng)測(cè)設(shè)計(jì)，工程師需要使用能夠模擬真實(shí)條件的測(cè)試配置。當(dāng)工程師分析自己的設(shè)計(jì)時(shí)，測(cè)試方案各組件可以發(fā)揮重要作用，幫助他們最大限度減少失真并提高電源和信號(hào)的完整 性。

第六章 電源完整性測(cè)試之直流瞬態(tài)電壓及紋波噪聲模擬

如上圖所示, 智能手機(jī)或筆記本電腦在待機(jī)或休眠狀態(tài)時(shí),通常電流較小(mA 級(jí)別),但處于工作狀態(tài)下,消耗電流會(huì)瞬間提升至安培（A）級(jí)別。這種高達(dá)上千倍的電流動(dòng)態(tài)會(huì)通常會(huì)導(dǎo)致供電電壓出現(xiàn)明顯的毛刺（幅度高達(dá)數(shù)十甚至數(shù)百 mV），造成處理器、存儲(chǔ)芯片等 IC 無(wú)法正常工作。

如何對(duì)電源在上述動(dòng)態(tài)電流的條件下輸出電壓瞬態(tài)特性，或者芯片設(shè)計(jì)時(shí)進(jìn)行 IC 對(duì)上述供電電壓瞬態(tài)的變化時(shí)的穩(wěn)定性進(jìn)行驗(yàn)證？

動(dòng)態(tài)負(fù)載模擬驗(yàn)證電源的瞬態(tài)特性：

N6705C 直流電源分析儀的 N678x 系列 SMU 模塊，支持任意波形的負(fù)載模擬，可以模擬幅度從 uA 級(jí)至A 級(jí)的大動(dòng)態(tài)，us 至 ms 級(jí)的脈沖負(fù)載，并且支持高速，高精度的電壓及電流實(shí)時(shí)波形的測(cè)量，用于精確評(píng)估PMU, PMIC, LDO電源的瞬態(tài)性能。

模擬具有瞬態(tài)特性的供電電壓驗(yàn)證 IC 穩(wěn)定性：

N6705C 直流電源分析儀

N676X 系列精密模組或 N678X 系列 SMU 模組，具有噪聲小，精度高，電壓調(diào)節(jié)速度快等特征，可用于任意瞬態(tài)供電電壓模擬，用于測(cè)試電路或 IC 在電壓瞬態(tài)時(shí)的可靠性。

典型配置

最后一個(gè)部分，關(guān)于電源完整性測(cè)試系統(tǒng)和仿真軟件配置如下：

示波器部分

DSOS254A 2.5GHz 帶寬 10 比特示波器

N7020A 2GHz 1:1 電源完整性探頭（2 根）+N7023A點(diǎn)測(cè)套件

N2870A 35MHz 1:1 無(wú)源探頭 (2 根)

建議但不必須 : N2820A 極小信號(hào)測(cè)試差分電壓和電流探頭(500nA 或 3uV )

建議但不必須：N8833B-1FP 串?dāng)_分析軟件

網(wǎng)絡(luò)分析儀部分

E5061B(Opt 005，3L5) 網(wǎng)絡(luò)分析儀

1250-1250(x2),15442A

85033E

11667L

8120-1840(x4)

16201A(Opt 001),16195B

16092A,16192A(16192A/B/C/D,16197A 根據(jù)需要選擇）,16047E

直流電源激勵(lì)部分

N7900 系列高級(jí)電源

N670C 直流電源分析儀 + N6762A DPS 模塊 + N6781A SMU 模塊

高速數(shù)字信號(hào)的電源完整性激勵(lì)部分

81160A 脈沖碼型任意波發(fā)生器

仿真部分

ADS W3625B，其中包含了ADS 核心環(huán)境、EMPro 核心環(huán)境、Layout、PIPro、SIPro、HSD電路仿真

審核編輯：湯梓紅