在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

SDRAM工作原理及時序分析

0xQC_gh_ed4f95b ? 來源:華芯微特32位MCU ? 2023-09-28 17:26 ? 次閱讀

SDRAM 簡介

SDRAM是一種同步動態隨機訪問內存,它具有內置控制器,通過與CPU時鐘同步來工作,使得數據傳輸更為高效。SDRAM在內存顆粒市場中占據主導地位,廣泛應用于各種計算機系統和服務器中,為數據處理和存儲提供了快速且可靠的支持。 SDRAM具有高速度、高密度、低功耗等優點。其內部結構采用Bank架構,允許同時進行多個讀寫操作,從而提高了整體性能。此外,SDRAM還具有自動刷新功能,能夠確保數據在長時間內保持正確性。 華芯微特已經將SDRAM合封入芯片,合封的SDRAM大小根據芯片型號不同,具體見選型手冊。

SDRAM 結構框圖

SDRAM的內部是一個存儲陣列,將數據“填”進去,你可以它想象成一張表格。和表格的檢索原理一樣,先指定一個行(Row),再指定一個列(Column),我們就可以準確地找到所需要的單元格,這就是內存芯片尋址的基本原理。 為了詳細地介紹SDRAM以及它的使用,以某一款SDRAM數據手冊結構框圖來分析, 內部主要構成部分如下圖所示:

dac54326-5ddf-11ee-939d-92fbcf53809c.png

01 SDRAM 信號

CLK:同步時鐘信號,提供SDRAM工作時鐘,所有輸入信號在CLK為上升沿時被采樣。 CKE:時鐘使能信號。時鐘使能進入正常工作模式,時鐘失能進入休眠模式或者自刷新模式。 CS :片選信號,低電平有效。 CAS:列地址選通,當為低電平時地址線表示為列地址。 RAS:行地址選通,當為低電平時地址線表示為行地址。 WE:讀寫指令切換信號。低電平:寫使能;高電平:讀使能。 DQM[1:0]:輸入/輸出掩碼信號,表示DQ數據的有效部分。當DQM在讀取周期中被采樣為高時,輸出緩沖器被置于Hi-Z(具有2的延遲)。在寫入周期中,采樣DQM高電平將以零延遲阻止寫入操作。 BS:BANK地址輸入,選擇要控制的BNAK。 A[12:0]:地址信號線,地址線A10控制著是否進行在讀或寫操作之后當前L-Bank自動進行預充電。 DQ[15:0] :數據輸入輸出信號線。

對于DQM(Data I/O Mask)信號,每個DQM控制屏蔽8bit數據,對于這款SDRAM,它是16bit的,UDQM可屏蔽高8位,LDQM可屏蔽低8位。對于16bit的數0xDDFF,我們如果只需高8位寫入,低8位不寫入,在寫入時可以將UDQM置低,LDQM置高。

02 SDRAM 操作命令

NO-Operation:空操作命令,用于選中SDRAM,防止SDRAM接受錯誤的命令,為接下來的命令發送做準備。

Active (用于存儲單位尋址):激活命令,該命令必須在讀寫操作之前被發送,用于設置所需要的BANK和行地址 (同時設置) ,BANK地址由BS0(BA0),BS1(BA1)決定,行地址由A0~12決定。

Read / Write:讀/寫命令,在發送完激活命令后,并進行讀寫再發送列地址就可以完成對SDRAM的尋址,并進行讀寫操作。

Precharge:預充電指令,用于關閉BANK中所打開的行地址,準備打開新行。進行完讀寫操作后,要對同一BANK的另一行進行尋址,就要將原來有效(打開)的行關閉,重新發送行/列地址。

Refresh:SDRAM存儲的數據需要不斷進行刷新操作才能保存,用于刷新一行數據,可以依次對所有的行進行刷新操作。CKE引腳高電平為自動刷新(Auto Refresh),CKE為低電平是自我刷新(Self Refresh)。

自動刷新:依靠刷新計數器(行地址生成器)自動依次生成要刷新的行地址刷新周期 (完成一次所有行的刷新所需要的時間) :64ms。自我刷新:用于休眠低功耗狀態下的數據保存。

Mode Register Set:設置模式寄存器。SDRAM芯片內部有一個邏輯控制單元,控制單元的相關參數由模式寄存器提供。該命令在每次對SDRAM進行初始化時都需要用到。

具體模式設置,如下圖:

dadfb706-5ddf-11ee-939d-92fbcf53809c.png

A0~A2:用來指定突發的長度,1,2,4,8或者全頁突發。所謂的“突發”是指當我們對一個地址進行尋址并操作完成后,不必再重新對下一個地址進行尋址,而是直接進行操作。
A3:設置突發的類型,連續型和非連續型。

A4~A6:指定潛伏期的長度,可以選擇延時2,3兩個周期。

A9:用來指定操作模式。

03 SDRAM容量計算

SDRAM總存儲容量 =行數×列數×L-Bank的數量×存儲單元的容量

Row Address : A0~A11

Column Address : A0-A8

Bank = 4

Data Width=16bit

Capacity=212x 29x 4bank x 16bit=128Mbit

04 SDRAM上電初始化過程

1、VDD (供輸入buffer和邏輯電路)和VDDQ(供輸出buffer)上電,此期間CKE保持低電平。2、開始時鐘并使CKE置高。

3、電源、時鐘都穩定后,再等待200uS。

4、發出預充電命令。

5、發出多個 (8個以上) 刷新命令 (REF)。

6、發出模式寄存器設置命令 (MRS),初始化模式寄存器 (DDR2 中還有EMRS,進行ODT.OCD等功能的設置和調整)。

05 SDRAM 讀寫時序

這里從SDRAM手冊截取讀時序進行分析,這里需要參考下圖的操作命令具體值與時序圖一起分析。

daf37f70-5ddf-11ee-939d-92fbcf53809c.png

1.讀時序(Burst Length = 4, CAS Latency = 3, Auto-Precharge))

db03fa08-5ddf-11ee-939d-92fbcf53809c.png

讀取數據過程:

1)發送激活命令,設置行地址和Bank地址。

2)設置列地址,發送讀命令。

3)將A10地址線拉高,自動預充電使能。

4)開始執行預充電。

5) 完成數據讀取。

2.寫時序(Auto-Precharge Write,Burst Length = 4)

dcefd60c-5ddf-11ee-939d-92fbcf53809c.png

寫過程跟讀取類似:

1)發送激活命令,設置行地址和Bank地址。

2)設置列地址,發送寫命令。

3)將A10地址線拉高,自動預充電使能

4)開始執行預充電。

5) 完成數據寫入。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 芯片
    +關注

    關注

    456

    文章

    51178

    瀏覽量

    427265
  • SDRAM
    +關注

    關注

    7

    文章

    430

    瀏覽量

    55368
  • 寄存器
    +關注

    關注

    31

    文章

    5363

    瀏覽量

    121165

原文標題:芯課堂|SDRAM工作原理及時序分析

文章出處:【微信號:gh_ed4f95bde4df,微信公眾號:華芯微特32位MCU】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    SDRAM工作原理

    本帖最后由 eehome 于 2013-1-5 09:58 編輯 SDRAM工作原理
    發表于 08-13 10:38

    SDRAM的原理和時序

    SDRAM的原理和時序 SDRAM的原理和時序
    發表于 05-16 21:46

    時序分析總結(以SDRAM時序約束為例)

    沿確定了,hold的2個沿也就確定了,對于同頻的時鐘來講,如果不同頻,還需要找holdrelation的2個沿,在handbook上有講怎么找。8..對于SDRAM時序的來講,分析好相移,最后確定了
    發表于 12-29 14:53

    SDRAM的基本工作原理是什么?怎么實現SDRAM控制器?

    SDRAM的基本工作原理是什么SDRAM的基本讀寫操作步驟是什么一種簡單的通用SDRAM控制器的實現
    發表于 05-10 06:26

    PDP4218三星V3屏電源工作原理及時序

    PDP4218 三星V3 屏電源工作原理及時序簡介康佳生產的等離子電視PDP4218、PDP4208 等用的是三星V3 屏,因已經過保修期限,其電源已到維修高峰期,本文就V3 屏等離子電源的組成、
    發表于 03-07 15:46 ?84次下載

    SDRAM的原理和時序

    SDRAM的原理和時序 SDRAM內存模組與基本結構 我們平時看到的SDRAM都是以模組形式出現,為什么要做成這種形式呢?這首先要接觸到兩個概念:物理Bank與芯片位寬
    發表于 03-11 14:43 ?167次下載

    SDRAM工作原理

    SDRAM工作原理(中國科學院西安光學精密機械研究) 本文以三星公司的SDRAM器件K4S561632C[4]為例來是說明SDRAM工作原理
    發表于 03-26 17:54 ?156次下載

    基于DDR SDRAM控制器時序分析的模型

    定義了時鐘單位階躍信號C(n) 提出了一種利用帶相對時鐘坐標的邏輯方程表示邏輯信號的方法通過對所設計的DDR SDRAM控制器的讀寫時序分析建立了控制器主要信號的時序表達式并利用
    發表于 09-26 15:34 ?39次下載
    基于DDR <b class='flag-5'>SDRAM</b>控制器<b class='flag-5'>時序</b><b class='flag-5'>分析</b>的模型

    DDR2_SDRAM操作時序

    ddr2_sdram 操作時序,非常好的教程,可以充分了解DDR2
    發表于 10-28 11:07 ?21次下載

    DDR_SDRAM介紹以及時序

    DDR_SDRAM介紹和時序圖,DDR_SDRAM介紹和時序
    發表于 02-23 11:58 ?7次下載

    關于SDRAM時序控制研究方案分析

    在高速數字視頻系統應用中,使用大容量存儲器實現數據緩存是一個必不可少的環節。SDRAM就是經常用到的一種存儲器。 但是,在主芯片與SDRAM之間產生的時序抖動問題阻礙了產品的大規模生產。在數
    發表于 10-16 15:58 ?2次下載
    關于<b class='flag-5'>SDRAM</b>的<b class='flag-5'>時序</b>控制研究方案<b class='flag-5'>分析</b>

    一種基于FPGA的SDRAM設計與邏輯時序分析

    控制器,在介紹控制器的邏輯結構的基礎上,對FPGA與SDRAM間數據通信進行了時序分析,實現SDRAM 帶有自動預充電突發讀寫和非自動預充電整頁讀寫。
    發表于 11-18 12:42 ?2243次閱讀
    一種基于FPGA的<b class='flag-5'>SDRAM</b>設計與邏輯<b class='flag-5'>時序</b><b class='flag-5'>分析</b>

    高速嵌入式視頻系統中SDRAM時序控制分析

    關鍵詞:SDRAM , 嵌入式 , 時序控制 , 視頻系統 在高速數字視頻系統應用中,使用大容量存儲器實現數據緩存是一個必不可少的環節。SDRAM就是經常用到的一種存儲器。 但是,在主芯片
    發表于 02-10 00:12 ?325次閱讀

    SDRAM的原理和時序 .zip

    SDRAM的原理和時序
    發表于 12-30 09:20 ?3次下載

    SDRAM的結構、時序與性能的關系.zip

    SDRAM的結構、時序與性能的關系
    發表于 12-30 09:20 ?1次下載
    主站蜘蛛池模板: 成人午夜性a一级毛片美女 成人午夜性视频欧美成人 成人小视频在线 | 在线黄 | 免费观看黄色网址 | 婷婷6月| 午夜影院免费观看视频 | 伊人yinren6综合网色狠狠 | 一区二区三区在线播放 | 亚洲午夜精品久久久久 | 2021精品综合久久久久 | 毛片网在线 | 亚洲午夜一区二区三区 | 无遮挡很爽很污很黄的网站w | 精品三级内地国产在线观看 | 免费爱爱网站 | a久久| 日本免费在线 | 黄色片网站日本 | 狠狠狠色丁香婷婷综合久久五月 | 深爱婷婷激情网 | 中文字幕首页 | 亚洲 欧美 中文字幕 | 五月婷婷在线视频 | 毛片官网| 成人午夜视频免费看欧美 | 天堂网久久 | 天天色综合1| 自拍偷自拍亚洲精品被多人伦好爽 | 一区二区三区四区精品 | 日本人亚洲人成人 | 天堂中文资源在线观看 | 国产三级日本三级韩国三级在线观看 | 久草在线资源网 | 91操碰| 欧美在线观看www | 日本一区免费观看 | 欧美十次 | 久久精品国产大片免费观看 | 国产精品久久久久免费 | 欧美精品一区视频 | 高清欧美日本视频免费观看 | 亚洲第一视频区 |