高頻特性下的寄生參數

在生活中靜電是廣泛存在的，特別是在干燥的冬季，人們尤其能夠感知。

不過相比于他的存在，我們更關心的是它對我們生活的影響：

1、對人的健康有一定的影響。

2、易燃、易爆環境由靜電引起的火災爆炸。

3、對電子產品的干擾、損壞。

如何最大化去避免靜電放電對電子產品產生干擾和損壞，這需要對靜電放電的特點和干擾形式了解清楚，才能在產品設計時保證產品的ESD可靠性。這也是我們討論的重點。

靜電放電的特點：

1、ESD是一種高頻現象。

2、高電場容性耦合，初始的電場可以容性耦合到表面積較大的網絡上，一般在離ESD電弧10CM處可以產生幾KV/m的高電場。

3、強磁場感性耦合，電弧會產生一個1至幾百兆的強磁場，一般在離ESD電弧10CM處可以產生幾十A/m的強磁場。

4、破壞性脈沖大電流、高電壓。

5、共模干擾為主。

高頻特性下的寄生參數

根據ESD的電流波形，可以看出ESD是一種高頻現象，所以產品的寄生參數是改變放電路徑的重要因素。

如圖，當回流環路上流過ESD電流時，由于回路的寄生參數（如寄生電感，在高頻下必定存在寄生參數，無法做到兩點間的阻抗為零），回路上將產生脈沖電壓：

U（V）=L（H）*dI（A）/dt（S）

L:寄生電感，1cm的縫隙大概為10nH

dI:ESD峰值電流（參考：6KV---22.5A,8KV---30A可參考ESD測試標準中的電流波形驗證參數）

dt：ESD電流波形的上升時間（1ns）

脈沖電壓U產生后通過寄生電容C流過信號線的干擾電流為：

I（A）=C（F）*dv（V）/dt（S）

C:寄生電容（印制線與參考地的寄生電容估算C（pF）≈0.1*S（c㎡）/H（cm）;S為等效面積，H為距離）

dv：脈沖電壓U

dt：ESD電流波形上升時間（1ns）

這個脈沖電流流過信號線產生的電壓即為干擾電壓。

總結： 根據干擾機理，減小回路阻抗是減小脈沖電壓的根本，其中減小寄生電感很重要，保證回路的完整性以及縮短回路距離都會有利于減小寄生電感。寄生電容是導致干擾路徑形成的主因，所以避免形成大的寄生電容是產品優良的ESD抗擾度的保證。

擴展：

如何減小寄生參數？

1、印制線間寄生電容（為容性串擾提供了條件）

相鄰層上下平行布置印制線之間的寄生電容C主要取決于線寬W、線間距h和長度。C（pF/cm）與W/h成函數關系。h一定時，W越大單位電容越大。W一定時，h越大單位電容越小。所以減小線寬和增加間距已及相鄰層上的布線要相互垂直，避免電容耦合。

同層相鄰沒有地平面的印制線主要取決于線間距，線距越大單位電容越小。相鄰帶地平面的印制線取決于線間距d、線寬W、與地平面的距離h。h一定時，d越大或W越小單位電容越小。所以布線時，遵循3W原則很重要。根據測算，帶地平面的印制線間電容要小的多。

2、金屬外殼與內部印制板之間的電容

增加外部金屬殼與內部PCB板的距離可以減小相互的電容。屏蔽以及將敏感線布在中間層可以減小外部干擾對內部的影響。

3、回路寄生電感和感性串擾

回路“地”盡量要保持完整。

線連接要使用頻蔽線纜，并且兩端良好搭接。避免“豬尾巴”出現。

板與板之間的連接器一般不能提供很好的低阻抗路徑，應考慮導電泡棉等進行地連接。

避免大環路布線，這是導致感性竄擾的重要原因。

有必要時，可制作人工“地”，如銅箔等。并與金屬端口連接。