2023年11月10日,芯行紀(jì)科技有限公司(簡(jiǎn)稱(chēng)“芯行紀(jì)”)在中國(guó)集成電路設(shè)計(jì)業(yè) 2023 年會(huì)暨廣州集成電路產(chǎn)業(yè)創(chuàng)新發(fā)展高峰論壇(簡(jiǎn)稱(chēng)“ICCAD 2023”)中正式宣布推出數(shù)字實(shí)現(xiàn)布局布線(xiàn)工具AmazeSys。
作為全新一代數(shù)字芯片物理設(shè)計(jì)實(shí)現(xiàn)工具,AmazeSys包含宏單元布局規(guī)劃、電源規(guī)劃、布局、時(shí)鐘樹(shù)綜合、布線(xiàn)、優(yōu)化、寄生參數(shù)提取以及時(shí)序功耗分析等物理實(shí)現(xiàn)全功能模塊,支持先進(jìn)工藝制程下的超大規(guī)模設(shè)計(jì),可服務(wù)數(shù)字芯片從Netlist到GDS的完整后端設(shè)計(jì)流程,完成從設(shè)計(jì)端到制造端的交付功能。以實(shí)力出色的智能特性將設(shè)計(jì)效率提升至新高度,帶來(lái)嶄新的開(kāi)發(fā)體驗(yàn)。
內(nèi)嵌先進(jìn)的機(jī)器學(xué)習(xí)引擎內(nèi)核,AmazeSys能夠?yàn)镾oC開(kāi)發(fā)人員提供針對(duì)性更強(qiáng)的高度智能化和量身推薦的優(yōu)化方案,從全局角度分析設(shè)計(jì)內(nèi)容,平衡且快速達(dá)成性能、功耗和面積(PPA)等設(shè)計(jì)指標(biāo)。全新的分布式數(shù)據(jù)結(jié)構(gòu)支持分布式優(yōu)化,動(dòng)態(tài)合理分配硬件資源,允許多個(gè)任務(wù)同步運(yùn)行,將算力效能最大化,加速設(shè)計(jì)收斂進(jìn)程。基于完全自主的簽核級(jí)別寄生參數(shù)提取和時(shí)序功耗分析引擎,AmazeSys的結(jié)果輸出與業(yè)界標(biāo)準(zhǔn)簽核工具高度一致,顯著減少迭代輪次。友好的多功能界面為開(kāi)發(fā)人員提供前所未有的設(shè)計(jì)體驗(yàn),可從多維度實(shí)時(shí)查看并修改,同步獲取反饋。
AmazeSys將為復(fù)雜程度愈發(fā)增加的芯片設(shè)計(jì)端和工藝不斷更新迭代的芯片制造端帶來(lái)新的創(chuàng)新元素,完全自主研發(fā)的過(guò)程能確保系統(tǒng)各個(gè)環(huán)節(jié)都能快速匹配和滿(mǎn)足客戶(hù)的需求。憑借其強(qiáng)大的關(guān)鍵核心技術(shù)引擎和獨(dú)特的基礎(chǔ)數(shù)據(jù)架構(gòu),布局布線(xiàn)全流程將被賦予耳目一新的智能化表現(xiàn)。
關(guān)于芯行紀(jì)
芯行紀(jì)科技有限公司(X-Times Design Automation Co., LTD)匯聚全球杰出EDA技術(shù)支持和研發(fā)精英,著力于自主研發(fā)符合3S理念(Smart、Speedy、Simple)的數(shù)字實(shí)現(xiàn)EDA平臺(tái),包含新一代布局布線(xiàn)技術(shù),同時(shí)提供高端數(shù)字芯片設(shè)計(jì)解決方案,可大幅度提升芯片設(shè)計(jì)效率,并助力實(shí)現(xiàn)芯片一次性快速量產(chǎn),在人工智能、智能汽車(chē)、5G、云計(jì)算等集成電路領(lǐng)域?yàn)楸姸嗪献骰锇榈母咚侔l(fā)展和產(chǎn)業(yè)騰飛保駕護(hù)航。
-
集成電路
+關(guān)注
關(guān)注
5391文章
11593瀏覽量
362529 -
芯片設(shè)計(jì)
+關(guān)注
關(guān)注
15文章
1024瀏覽量
54944 -
機(jī)器學(xué)習(xí)
+關(guān)注
關(guān)注
66文章
8428瀏覽量
132841
原文標(biāo)題:芯行紀(jì)宣布推出布局布線(xiàn)工具AmazeSys
文章出處:【微信號(hào):gh_2894c3fc5359,微信公眾號(hào):芯行紀(jì)】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
104條關(guān)于PCB布局布線(xiàn)的小技巧

芯行紀(jì)亮相ICCAD-Expo 2024
Vivado之實(shí)現(xiàn)布局布線(xiàn)流程介紹

[匠芯創(chuàng)科技]匠芯創(chuàng)AIUIBuilder工具使用初體驗(yàn)
在DSP上實(shí)現(xiàn)DDR2 PCB布局布線(xiàn)

芯行紀(jì)科技完成數(shù)億元B輪融資
芯行紀(jì)科技完成B輪數(shù)億元融資,致力于打造安全高效的數(shù)字實(shí)現(xiàn)E
芯行紀(jì)完成數(shù)億元B輪融資,由紐爾利資本和祥峰成長(zhǎng)基金聯(lián)合領(lǐng)投
如何降低5芯M8母頭布線(xiàn)差錯(cuò)率

芯行紀(jì)科技宣布推出數(shù)字實(shí)現(xiàn)一站式優(yōu)化修復(fù)工具AmazeECO
芯行紀(jì)榮獲“2024中國(guó)IC設(shè)計(jì)成就獎(jiǎng)之年度創(chuàng)新EDA公司”獎(jiǎng)項(xiàng)

評(píng)論