簡(jiǎn)介

使用可編程邏輯器件進(jìn)行設(shè)計(jì)時(shí)，最關(guān)鍵的步驟之一就是為應(yīng)用選擇最佳的器件。在 AMD 成本優(yōu)化產(chǎn)品系列中，有一些專(zhuān)門(mén)可供開(kāi)發(fā)者選擇的 FPGA 及異構(gòu) SoC。即AMD 成本優(yōu)化產(chǎn)品系列Cost-Optimized Portfolio(COP)目前包含 AMD 7 系列、 UltraScale+ 系列器件、所有 AMD Spartan 7 與 AMD Artix 7 系列以及 Z7020 以下的 AMD Zynq 7000 器件等。在 UltraScale+ 系列中，COP 包含 AMD Artix UltraScale+ 系列以及包含 ZU3T 的 AMD Zynq UltraScale+ 器件。

什么是COP? 能為開(kāi)發(fā)者帶來(lái)哪些優(yōu)勢(shì)?

這些器件通常用于各種應(yīng)用領(lǐng)域，其中包括機(jī)器人、醫(yī)療、工業(yè)、音頻、視頻、游戲系統(tǒng)、無(wú)人機(jī)、家庭自動(dòng)化與聯(lián)網(wǎng)等。對(duì)于開(kāi)發(fā)者而言，COP 具有以下顯著優(yōu)勢(shì)：

系統(tǒng)集成：可在單個(gè)器件內(nèi)執(zhí)行多種功能，尤其是在使用異構(gòu) SoC 時(shí)，在單個(gè)器件中集成多種功能可降低材料成本，還可減小產(chǎn)品物理尺寸。

上市時(shí)間：集成解決方案的開(kāi)發(fā)時(shí)間更短，與基于 ASIC 的解決方案相比FPGA 的靈活性更高。AMD 還為開(kāi)發(fā)者提供了大量開(kāi)發(fā)板和 IP，以加速應(yīng)用開(kāi)發(fā)。開(kāi)發(fā)板包括 AMD Kria KV260 和 KR260 入門(mén)套件、Avnet Ultra96-V2 和 ZUBoard 1CG 等。AMD 論壇、開(kāi)發(fā)者計(jì)劃以及 MicroZed Chronicles 等社區(qū)資源也非常豐富。

現(xiàn)場(chǎng)更新：隨著產(chǎn)品規(guī)劃及標(biāo)準(zhǔn)的發(fā)展，F(xiàn)PGA 及異構(gòu) SoC 可以在現(xiàn)場(chǎng)進(jìn)行更新。必要時(shí)，還可消除對(duì)召回的需求。

低風(fēng)險(xiǎn)解決方案：集成解決方案使電路板的設(shè)計(jì)更加簡(jiǎn)單，還有助于降低與電磁干擾 / 兼容性 (EMI/EMC) 相關(guān)的風(fēng)險(xiǎn)。

架構(gòu)靈活性：異構(gòu) SoC 及 FPGA 器件為開(kāi)發(fā)者提供了在順序處理和并行處理之間構(gòu)建解決方案的能力，既可使用 SoC 中的硬內(nèi)核，也可使用 FPGA 結(jié)構(gòu)中的軟處理器。此外，可編程邏輯還提供了任意接口連接功能。異構(gòu) SoC 器件的獨(dú)特架構(gòu)使開(kāi)發(fā)者能夠通過(guò)在可編程邏輯中創(chuàng)建自定義加速器來(lái)進(jìn)一步提高系統(tǒng)性能，如使用 AMD Vivado 高層次綜合 (HLS) 卸載 C 算法。

AMD 已經(jīng)宣布 AMD 7 系列產(chǎn)品系列器件的供貨至少會(huì)延長(zhǎng)至 2035 年，以支持醫(yī)療、工業(yè)和汽車(chē)等許多 COP 應(yīng)用所需的長(zhǎng)期生產(chǎn)運(yùn)行。COP 中包括一系列廣泛的器件，這些器件可提供大量開(kāi)發(fā)者能充分利用的架構(gòu)特性。FPGA 及 SoC 器件都可分為 7 系列器件和 UltraScale+ 系列器件。7 系列中的 COP 器件包括 AMD Spartan 7 和 Artix 7 系列。AMD Spartan 7 器件可為開(kāi)發(fā)者提供最低的成本、最小的封裝以及最高的 I/O 邏輯比。如果需要多千兆位收發(fā)器，則 AMD Artix 7 可為開(kāi)發(fā)者提供工作速率高達(dá) 6.6Gbps 的收發(fā)器。

如果需要在 7 系列范圍內(nèi)進(jìn)行嵌入式處理，從 Z7007S 到 Z7020 的 AMD Zynq 7000 器件可為開(kāi)發(fā)者提供單核或雙核 Arm Cortex-A9 處理器和可編程邏輯。UltraScale+ MPSoC 系列可為開(kāi)發(fā)者提供雙核或四核 A53 處理器。

在 UltraScale+ 系列中，COP 包括 AMD Artix UltraScale+ 器件和 UltraScale+ MPSoC 系列中的 ZU1 至 ZU3T 器件，前者帶有收發(fā)器，能夠支持高達(dá) 16 Gb/s 的線(xiàn)路速率。

除了可編程邏輯和嵌入式處理器內(nèi)核外，COP 系列中的 7 系列及 UltraScale+ 器件還包含如下架構(gòu)特性：

系統(tǒng)監(jiān)控器 / XADC：一款能夠監(jiān)控內(nèi)部電壓軌和溫度的嵌入式 ADC，因此非常適合系統(tǒng)安全和安保實(shí)施。

PCIe：通過(guò)支持多條通道實(shí)現(xiàn)的 PCIe Gen 3 或 Gen 4 端點(diǎn)及根端口實(shí)施，可在芯片內(nèi)外傳輸高帶寬數(shù)據(jù)。

集成型內(nèi)存：支持 BlockRAM 與 UltraRAM。BlockRAM 是靈活性極高的專(zhuān)用 36Kb 內(nèi)存塊。每個(gè) BlockRAM 均提供兩個(gè)讀寫(xiě)端口，可以作為一個(gè) 36Kb 存儲(chǔ)器或兩個(gè) 18Kb 存儲(chǔ)器來(lái)實(shí)現(xiàn) UltraRAM 的目的是取代板外存儲(chǔ)器，通過(guò)高達(dá) 14 Mb 的 UltraRAM 存儲(chǔ)器實(shí)現(xiàn)更好的整體性能。

靈活的 I/O：I/O 支持各種接口，從通過(guò)高性能 I/O (HPIO) 實(shí)現(xiàn)的高速差分信號(hào)，到支持 3v3 標(biāo)準(zhǔn)的高密度和高范圍 I/O (HDIO、HRIO)，從而更容易與常用設(shè)備集成。

安全特性：多級(jí)安全功能，從使用 AES 的比特流加密到使用 AES、RSA 和 SHA 的安全啟動(dòng)。COP 中的部分器件還具有密鑰管理與滾動(dòng)功能。

如何選擇最佳 COP 器件

在 COP 器件之間進(jìn)行選擇可能是一項(xiàng)非常艱巨的任務(wù)，因此我們可將以下流程圖作為指導(dǎo)，以幫助為您的應(yīng)用選出最適合的器件。

第一個(gè)決定因素是：是否需要嵌入式處理器。根據(jù)這個(gè)問(wèn)題的答案，我們可以在 AMD Zynq 7000 與 AMD Zynq UltraScale+ 器件或 AMD Spartan 7、AMD Artix 7 和 AMD Artix UltraScale+ 器件之間做出選擇。

如果需要嵌入式處理器，我們則需要確定邏輯設(shè)計(jì)中是否需要 PL 收發(fā)器。所有 AMD Zynq 7000 MPSoC 器件都具有 PS GTR 高速收發(fā)器，用于實(shí)現(xiàn) USB3.0、SATA 與 DisplayPort 等。如果需要收發(fā)器，則應(yīng)選擇 AMD Zynq UltraScale+ ZU3T，因?yàn)樗峁?PL 收發(fā)器。

如果不需要 PL 收發(fā)器，則需要根據(jù)所需的邏輯資源的大小評(píng)估進(jìn)一步的決策點(diǎn)。如果需要低于 80k 的 LUT，則應(yīng)考慮 AMD Zynq 7000 系列器件。如所需的邏輯資源超過(guò) 80k，則應(yīng)考慮 AMD Zynq UltraScale+ MPSoC。值得注意的是，在整個(gè)項(xiàng)目生命周期中確定邏輯資源大小時(shí)，經(jīng)常會(huì)出現(xiàn)范圍和需求變化，從而增加邏輯資源。因此，在完成初始尺寸估算時(shí)，最好將器件尺寸調(diào)整為大約滿(mǎn)載的 60%。這既能為設(shè)計(jì)發(fā)展預(yù)留空間，又能隨著規(guī)模的增大降低實(shí)施時(shí)序閉合問(wèn)題的風(fēng)險(xiǎn)。

最后一個(gè)考慮因素可能是最終應(yīng)用。大量邊緣應(yīng)用要求外形小巧，以符合尺寸、重量和功耗方面的要求。可編程邏輯器件處于系統(tǒng)的核心位置，因此尺寸受限的應(yīng)用可從占位尺寸更小的器件中獲得巨大優(yōu)勢(shì)。幸運(yùn)的是，AMD Zynq UltraScale+和 AMD Artix UltraScale+器件采用集成扇出型封裝(InFO)，與倒裝芯片解決方案相比，該解決方案可減少組件板面積和高度。如果您不熟悉 InFO 封裝，簡(jiǎn)單說(shuō)它可以去除基板從而減少電路板面積和高度，所選器件的封裝也可能是選擇標(biāo)準(zhǔn)中的一個(gè)重要部分。

圖 1. COP 器件選擇流程圖

如果不需要嵌入式處理，則必須確定是否需要收發(fā)器。如果需要，可以考慮 AMD Artix 7 或 Artix UltraScale+ 系列。如果不需要收發(fā)器，那么決策點(diǎn)就是價(jià)格、邏輯資源與 I/O 邏輯比。開(kāi)發(fā)者通常會(huì)選擇成本較低的 AMD Spartan 7 器件或邏輯密度較大的 AMD Artix 7 器件。對(duì)于邏輯密度較大的器件，可首選 AMD Artix UltraScale+ 系列器件。

案例研究

我們來(lái)看幾個(gè)有關(guān)器件選擇的簡(jiǎn)單案例。

1. 第一個(gè)案例是一個(gè)圖像采集器，需要使用收發(fā)器以專(zhuān)有標(biāo)準(zhǔn)采集科學(xué)圖像輸出。捕獲的圖像必須能通過(guò)以太網(wǎng)下載，使用 PYNQ 框架。

該案例需要一款嵌入式處理器與下游網(wǎng)絡(luò)通信還需要 PL 收發(fā)器通信來(lái)實(shí)現(xiàn)千兆位收發(fā)器鏈路。PL 還將執(zhí)行圖像捕獲流水線(xiàn)和 DMA，以便向處理器系統(tǒng)提供圖像數(shù)據(jù)。由于該應(yīng)用使用 PL 收發(fā)器和嵌入式處理器，因此 ZU3T 是一個(gè)值得考慮的合適器件。

2. 第二個(gè)案例研究是 SMPTE UH-SDI 至 PCIe 采集卡。該卡將接收 US-SDI 幀，對(duì)其進(jìn)行緩存并通過(guò) PCIe 進(jìn)行后續(xù)處理。這需要在輸入和輸出端采用高速收發(fā)器，以實(shí)現(xiàn) 12Gbps HD-SDI 所需的高數(shù)據(jù)速率，并支持 PCIe Gen3 x4（每通道 1Gb/s ）。本案例中的決定因素是收發(fā)器的速度，AMD Artix UltraScale+ 是 COP 系列中唯一支持 16Gb/s 收發(fā)器的器件。

3. 最后一個(gè)案例是用于分析和測(cè)試除顫器生成的波形的醫(yī)療測(cè)試設(shè)備。這種測(cè)試設(shè)備采用 ADC 捕獲除顫器生成的波形，F(xiàn)PGA 會(huì)將波形捕獲到一個(gè)小型外部 SRAM 存儲(chǔ)器中。一旦捕捉到波形并進(jìn)行緩沖后，就會(huì)對(duì)數(shù)據(jù)進(jìn)行處理和分析，以確保波形符合預(yù)期。在此本應(yīng)用中，不需要收發(fā)器，而且邏輯尺寸估計(jì)小于 100k LUT，并留有余量。其中的主要驅(qū)動(dòng)因素是并行接收和緩存數(shù)據(jù)。由于不需要嵌入式處理器，也不需要收發(fā)器，因此 AMD Spartan 7 FPGA 的邏輯資源指示< 100k LUT 是開(kāi)發(fā)者考慮的正確起點(diǎn)。

7

總結(jié):

AMD COP 中提供的各種精細(xì)粒度器件意味著一種器件可以滿(mǎn)足大多數(shù)應(yīng)用需求。從 AMD Spartan 7 FPGA 產(chǎn)品中的最小封裝，到 AMD Artix UltraScale+ 器件中帶有 16Gb/s 收發(fā)器的緊湊型邏輯資源，再到高性能功率優(yōu)化器件以及 AMD ZU3T 中帶有收發(fā)器的異構(gòu) SoC，成本優(yōu)化產(chǎn)品系列可為開(kāi)發(fā)者提供了一系列可用于多種應(yīng)用的器件。

注：所有性能和成本節(jié)約聲明均由 Adiuvo 提供，未經(jīng) AMD 獨(dú)立驗(yàn)證。性能和成本優(yōu)勢(shì)可能會(huì)受各種變量影響。本文的結(jié)果僅針對(duì) Adiuvo，可能不具有廣泛代表性。

審核編輯：劉清