一、信號走線下方添加公共接地層

根據經驗，在信號走線下方添加一個公共接地層，這樣可以確保PCB中任意2個接地點之間的阻抗最小。

當靠近地平面的外層用于安裝高速組件時，如果用微帶線或者共面線的RF組件，另一側安裝不太重要的組件。第二個內層用于電源平面，電源平面盡可能大，這樣可以降低阻抗。

4層PCB結構

如果想要降低成本，那最好的就是雙面PCB，這個時候就是通過大量過孔互連的走線兩側添加地平面，如果下圖所示。

顯示拼接接地層的過孔的PCB

在單點互連的邏輯和模擬組件設置隔離的接地平面可以降低接地平面的噪聲。這樣的話就需要將一個區域到另一個區域的走線都排在互聯點的上方。如下圖所示。如果不這樣的話，就可以添加天線，發送或者接收雜散信號。建議使用完整的單一接地。

返回電流回路

二、在網格中添加過孔來避免熱點

信號過孔會在電源層和接地層中產生空隙。過孔定位不當會產生電流密度增加的平面區域，這些區域稱為熱點。

必須要避免這些熱點，最好的解決方法是如下圖所示，將過孔放置在網格中，并在過孔之間留出足夠的空間供電源層通過，過孔間隔15密耳。

以網格圖案布線過孔以避免熱點

三、在路由高速信號，135°走線彎曲而不是90°

在路由高速信號時，彎曲應保持最小。如果需要彎曲，建議135°而不是90°。如下圖（右側）所示，在九十°時，不能保證順利的PCB蝕刻。此外非常高速的鋒利邊緣充當天線。

保持135°彎曲而不是90°

為了達到特特定的走線長度，需要蛇形走線。如下圖所示，同一走線中相鄰銅之間的最小距離必須保持為走線寬度的4倍，每段彎曲應為走線寬度的1.5倍。

保持彎曲處的最小距離和線段長度

四、增加瓶頸區域外的信號之間的距離以避免串擾

走線之間應該保持最小距離，最大程度地減少串擾。串擾水平取決于兩條走線的長度和距離。在某些區域，走線的布線達到了走線比預期更近的瓶頸。這個時候就需要增加額外信號之間的距離。也就是滿足最低要求，間距也可以再增加一點。

盡可能增加走線之間的間距

五、增加菊花鏈路來保持信號完整性，避免長存根走線

長短截線可能充當天線，從而增加符合EMC標準的問題。存根走線還會產生信號完整性產生負面影響的反射。高速信號上的上拉或下拉電阻是存根的常見來源。如果需要此類電阻，就需要此類電阻將信號路由為菊花鏈。如下圖所示：

通過實施菊花路由避免存根跟蹤

六、不要在差分對之間放置組件或者過孔

將高速差分對互相平行布線時，它們之間應該保持恒定距離。這個距離有助于實現指定的差分阻抗。因盡量減少因焊盤入口而擴大指定間距的區域，差分對應對稱布線。

對稱布置差分對并保持信號平行

在設計的時候不應該在差分對之間放置任何組件或過孔。即使信號如下圖所示對稱布線。在差分對之間放置元件和過孔可能會導致EMC問題和阻抗不連續。

不要在差分之間放置組件或者過孔

一些高速差分對需要串聯耦合電容，容應對稱放置。電容和焊盤產生阻抗不連續性。0402電容尺寸0603。必須避免使用0805或C型等封裝較大的封裝。

對稱放置耦合電容

由于過孔在阻抗中引入了巨大的不連續性，因此必須減少過孔的數量并且應該對稱放置。

對稱放置過孔

布線差分對時，2條走線布線應該在同一層，以滿足阻抗要求。如下圖所示，此外，走線中應包含相同數量的過來。

在同一層布線對并放置相同數量的過孔

七、結合長度匹配以實現正信號和負信號之間的緊密延遲偏差

高速接口對到達目的地的時間有額外的要求，稱為不同走線和信號對之間的時鐘偏差。例如，在高速并行總線中，所有數據信號都需要在一個時間段內達到，以滿足接收器的建立和保持時間要求。

差分對信號要求正負信號走線之間的延遲偏差非常小。因此，使用蛇紋石來補償任何長度差異，必須要仔細設計蛇形走線的幾何形狀，如下圖，減少阻抗不連續性。

使用推薦的蛇形走線幾何結構

在設計的時候應該將蛇形走線放置在長度不匹配的根部。這確保正負信號分量通過連接到同步傳播，如下圖所示：

將長度校正添加到源的不匹配點

彎曲通常時長度不匹配的來源，補償器應該非?？拷鼜澢幏胖茫畲缶嚯x為15mm，如下圖所示：

將長度補償靠近彎曲處放置

通常2個彎曲處相互補償，如果彎曲小于15mm，則不需要使用蛇紋石進行額外補償。信號的異步傳輸距離不應超過5mm。

彎曲可以相互補償

差分對連接的每個階段中的失配應單獨匹配。在下圖中，過孔將差分對分成2段，此處需要單獨補償彎曲。這樣確保了正信號和負信號通過過孔同步傳播。

應在每個段中補償長度差異

PCB各層的信號速度并不相同，由于很難找出差異，如果需要匹配，最好在同一層走線。

同一接口內的線對最好在同一層布線

在下圖中，電容焊盤內部的走線長度不等。即使信號不使用內部走線。一些CAD 工具也會將其視為長度計算的一部分，并顯示正信號和負信號之間的長度差。為了盡量減少這種情況，確保2個信號的焊盤入口相等。

需要注意一些CAD工具中遇到的長度計算問題

如下圖所示，首選差分對信號的非對稱分流，盡可能避免蛇形走線。

差分對的對稱突破

如果焊盤之間有足夠的空間，則可以為較短的走線包含小環而不是蛇形走線，過孔優于蛇形走線。

差分對的首選分線

八、不要在分割平面上路由信號

不正確的信號返回會導致噪聲耦合和EMI問題。設計人員在路由信號時應始終考慮信號返回路徑。電源軌和低速信號采用最短返回電流路徑。

如下圖所示，與此相反，高速信號的返回電流試圖跟隨信號路徑。

在高速PCB中，返回電流試圖跟隨信號路徑

不應在分離平面上路由信號，因為返回路徑無法跟隨信號走線。如下圖，如果一個平面在接收器和源之間分開，就需要圍繞它布線信號走線，如果信號的前向和返回路徑是分開的，則它們之間的區域將充當環形天線。

如果需要在2個不同的參考平面上路由信號，則應加入拼接電容。拼接電容使返回電流能夠從一個參考平面傳輸到另一個參考平面。電容應該靠近信號路徑放置，以便正向路徑和返回i路徑之間的距離較小。通常拼接電容的之在10nF和100nF之間。

在分割平面上放置拼接電容

一般情況下，必須避開平面障礙物和平面槽。如果需要繞過此類障礙物，就需要入下所示使用拼接電容。

在平面障礙物上布線時合并的拼接電容

設計人員在布線高速信號時應注意參考平面中的空洞。如下圖所示，當獎過孔靠近放置時，參考平面中會產生空洞。應該通過確保過孔之間有足夠的間隙來避免較大的空隙區域。最好放置較少的接地和電源過孔，以減過孔間隙。

避免過孔平面空隙

返回路徑在信號的源和接收器處。在下圖中，左側的設計被認為是不好的設計。由于原籍側只有一個接地過孔，因此返回電流無法預期返回參考接地平面。返回路徑是存在于頂層的接地連接。

現在的問題是信號走線的阻抗是根據接地平面而不是頂層的接地走線計算的。因此，必須在信號的源端和匯端放置接地過孔，允許返回電流返回接地平面。如下圖右側所示。

放置接地過孔時應考慮返回路徑

當電源平面被視為信號的參考時，信號應該通過電源平面傳輸回去，信號以源和匯中的地為參考。要將參考切換到電源層，應在灌電流和源電流處加入拼接電容。

如果接收器和源使用相同的電源軌供電，那么旁路電容可以用作拼接電容。如果靠近信號開始/出口點放置。如下圖所示，拼接電容的理想值介于10nF和100nF之間。

使用電源平面作為參考時使用拼接電容

當差分信號切換一層時，參考地平面也會切換。因此，在靠近層變化過孔的位置添加拼接過孔。如下圖所示，允許返回電流改變接地層，處理差分信號時，開關接地過孔對應對稱放置。

當信號改變接地參考時使用拼接電容

當信號切換到具有不同參考平面的不同層時，應實施拼接電容。這允許返回電流通過拼接電容從地流向電環層，如下圖所示，此外，當考慮差分對時，拼接電容的放置和布線應該是對稱的。

當信號參考平面發生變化時加入拼接電容

設計的時候，不應該在參考平面的邊緣或靠近PCB邊界的地方布線高速信號，這回對走線阻抗產生不利影響。

九、分離模擬和數字地平面降低噪聲

定義單獨的模擬和數字接地部分可以在原理圖中輕松確定哪些組件和引腳應連接到數字地部分，哪些組件和引腳應連接到模擬接地部分。這類型的設計可以通過放置2個不同的地平面作為參考來布線。

兩個平面應準確放置，數字和模擬組件應放置在相應部分下方，如下圖所示。

需要謹慎進行電源平面拆分

混合信號電路需要在單點連接模擬地和數字地。在原理圖，還是建議在模擬和數字部分之間放置鐵氧體磁珠或0Ω電阻。

數字地和模擬地的合并應靠近集成電路放置。在具有分離平面的混合信號設計中，數字信號不應該通過模擬接地平面布線，模擬信號不應該通過數字地平面布線。

數字信號不應該穿過模擬地平面

十、在模擬地和數字地之間虛擬第劃分布局

在虛擬分割中中，模擬地和數字地在原理圖中沒有分開。此外，2個接地域在布局中也沒有電氣分離。在實際布局時是分開的，即在模擬地和數字地繪制了一個假想的分割線。這里應該仔細考慮虛擬分割平面的正確一側來放置組件。

應使用虛擬平面分割仔細放置組件

在設計的時候應該牢記2個地之間的虛線。數字和模擬信號走線不允許越過虛擬分割線。虛擬分割線不應具有復雜的形狀。因為沒有平面障礙物來保模擬和數字返回電流分離。

十一、組件的寬度接近走線寬度，可以實現最佳高速性能

PCB設計從原理圖開始，特別是元件的選擇，SMD是首選，因為更小的元件和更短的導線帶來更穩定的高速性能。

如果組件的寬度接近走線寬度，就可以實現最佳的高速性能。這有利于降低走線和元件焊盤之間的阻抗匹配問題。

高速PCB設計為什么要控制阻抗匹配？

相信大家在接觸高速PCB設計的時候都會了解到 阻抗 的一個概念，那么我們在高速PCB設計是為什么需要控阻抗呢，哪些信號需要控阻抗以及不控阻抗對我們的電路有什么影響呢？下面帶大家了解一下有關阻抗的一些知識。

一、什么是阻抗匹配

阻抗匹配，主要用于傳輸線上，以此來達到所有高頻的微波信號均能傳遞至負載點的目的，且不再有信號反射回來源點，使我們傳輸線的輸入段與輸出端處于阻抗匹配狀態，簡稱為阻抗匹配。

二、為什么要做阻抗匹配？

在低速的PCB設計當中可以不做阻抗匹配，但是在高速PCB設計中要得到完整?可靠?精確?無干擾?噪音的傳輸信號?就必須保證印刷電路板提供的電路性能保證信號在傳輸過程中不發生反射現象,信號完整,傳輸損耗低,起到匹配阻抗的作用，若關鍵的信號沒有達到阻抗匹配，可能會導致信號的反射 反彈 損耗等，原本良好的信號波形會變形，這將會直接影響到我們的電路的性能甚至功能。

三、影響阻抗的因素有哪些？

通常影響阻抗的因素有以下幾點

1、Er--介電常數：

不同的板材的介電常數也有區別。

目前的常見的板材有紙基板（俗稱有，紙板，膠板，V0板,阻燃板等等）環氧玻纖布基板（俗稱：環氧板，玻纖板，纖維板，FR4）復合基板（俗稱：粉板等，cem-1板材國內某些地方也叫22F），目前大多數板料選用 FR-4,該種材料的 Er 特性為隨著加載頻率的不同而變化,在使用頻率為 1GHZ 以下的其 Er 認為 4.2 左右，1.5—2.0GHZ 的使用頻率下會略有下降，所以在我們實際應用需要注意產品的使用頻率。

2、H--介質厚度：

該因素對阻抗控制的影響最大,如對阻抗的精確度要求很高,所以這 部分的設計應力求精準 ,FR-4 的 H 的組成是由各種半固化片組合而成的通常我們的介質又分為 內層芯板的介質厚度和多層板中壓合的介質厚度。

3、W--走線寬度：

在我們設計當中不同的線寬對我們的阻抗也會有影響，通常會根據實際情況對阻抗進行分析計算，從而得到合適的線寬。

4、T--走線厚度：

通常減小線厚可以增大阻抗，增大線厚可以減小阻抗。

四、阻抗線都有哪些類型？

通常我們的阻抗線可以分為單端阻抗和差分阻抗，在多層板中單端線以及差分線參考相鄰層，需要注意的是在射頻線的處理上會進行隔層參考來保證射頻天線達到最佳的線寬從而達到最好的性能，以及在我們兩層板設計時為了達到阻抗匹配的效果，需要做共面阻抗，所謂共面阻抗的意思是需要做阻抗匹配的單端線或者差分線通常參考信號線兩側的銅皮來達到一個阻抗匹配的目的。

附圖為射頻單端阻抗的隔層參考處理

（圖設計為六層板，天線放置在top層，對天線區域第二層GND平面進行挖空）

五、通常都有哪些線需要控阻抗呢，需要控多少om阻抗呢？

前面我們已經了解到不是所有線都有阻抗匹配的要求，我們的高速線才需要控阻抗，不同信號的阻抗值不一樣，差分阻抗有90om 100om 120om等，一般USB2.0要求控90om阻抗，HDMI,USB3.0,MIPI,百兆網口，千兆網口等是控100om阻抗，RS422一般是控120om阻抗。單端線一般控50om阻抗即可** 。**

六、在完成PCB設計后一般要怎樣跟板廠對接使其了解哪些線需要做阻抗匹配呢？

在我們完成PCB設計之后，我們通常以截圖說明的方式向板廠說明我們板子當中的阻抗匹配的情況，如下圖所示把不同阻抗值的信號線用顏色進行一個標記區分，然后截圖配上文字說明即可！

以上就是我們全部的內容了，相信大家在閱讀完本文之后已經對我們高速PCB設計當中的阻抗匹配的概念有一定的了解了，今后在PCB設計時一定要了解清楚阻抗信息，一般這些信息可以通過芯片的數據手冊來獲取，然后再用軟件計算出我們的線寬線距（差分線有線寬線距的要求，單端線只有線寬）在布線時要避免跨分割（我們的需要控阻抗的線需要有完整的參考平面，讓信號線所處的環境相同，如果信號線參考平面中的參考對象不同，則會造成阻抗不匹配的情況，輕則板子的速率達不到要求，重則板子的功能實現不了，這就是跨分割的概念?。┑那闆r產生。

審核編輯：湯梓紅