在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

自動(dòng)化建模和優(yōu)化112G封裝過(guò)孔 ——封裝Core層過(guò)孔和BGA焊盤(pán)區(qū)域的阻抗優(yōu)化

jf_pJlTbmA9 ? 來(lái)源:Cadence楷登PCB及封裝資源中 ? 作者:Cadence楷登PCB及封裝 ? 2023-11-29 15:19 ? 次閱讀

本文轉(zhuǎn)載自:Cadence楷登PCB及封裝資源中心

導(dǎo)讀:移動(dòng)數(shù)據(jù)的迅速攀升、蓬勃發(fā)展的人工智能機(jī)器學(xué)習(xí)AI / ML)應(yīng)用,以及 5G 通信對(duì)帶寬前所未有的需求,導(dǎo)致對(duì)現(xiàn)有云數(shù)據(jù)中心的服務(wù)器、存儲(chǔ)和網(wǎng)絡(luò)架構(gòu)形成了巨大壓力。這些頗具挑戰(zhàn)性的應(yīng)用需要高 I / O 帶寬和低延遲通信的支持。112G SerDes 技術(shù)具有卓越的長(zhǎng)距性能、優(yōu)秀的設(shè)計(jì)裕度、優(yōu)化的功耗和面積,是下一代云網(wǎng)絡(luò)、AI / ML 和 5G 無(wú)線應(yīng)用的理想選擇。由于更小的 UI 和更低的 SNR,在采用 112G 數(shù)據(jù)速率的過(guò)程中會(huì)遇到更大的挑戰(zhàn)。解決這一問(wèn)題需要綜合考慮 RX / TX 規(guī)范、串?dāng)_、抖動(dòng)、碼間干擾(ISI)和噪聲等多種因素,IEEE 標(biāo)準(zhǔn)也推出了通道運(yùn)行裕度(COM)和有效回波損耗(ERL)作為測(cè)量標(biāo)準(zhǔn),用于檢查高速串行系統(tǒng)的互操作裕度。

體現(xiàn)到信號(hào)完整性工程師的實(shí)際工作中,一項(xiàng)重要內(nèi)容就是要分析和優(yōu)化無(wú)源鏈路中的阻抗連續(xù)性和不同信號(hào)之間的串?dāng)_。封裝基板上的Core層過(guò)孔和BGA焊盤(pán)區(qū)域,是封裝上影響最大的阻抗不連續(xù)段,同時(shí),這個(gè)區(qū)域因?yàn)橛斜容^長(zhǎng)的過(guò)孔縱向耦合,也是最容易引入串?dāng)_的地方,是我們需要重點(diǎn)優(yōu)化的。本文我們將聚焦封裝Core層過(guò)孔的阻抗連續(xù)性優(yōu)化。

一、封裝過(guò)孔區(qū)域的阻抗特性分析

下圖是一個(gè)典型的封裝Core過(guò)孔和BGA焊盤(pán)區(qū)域的差分回波損耗結(jié)果。在奈奎斯特頻率以下的差模-差模回?fù)p都已基本控制到-20dB以下。

wKgZomVdgqiAbn5NAAB-I-s5XSc346.png

我們?cè)倏聪缕鋵?duì)應(yīng)的TDR結(jié)果。可以看到實(shí)際阻抗并不是很靠近目標(biāo)值90歐姆的一條直線,而是存在多個(gè)阻抗不連續(xù)點(diǎn)。

wKgaomVdgqmAewdEAACIDfJF1hs577.png

我們可以結(jié)合Layout結(jié)構(gòu)來(lái)理解其中的各段阻抗變化。首先看下阻抗最低的D點(diǎn),這個(gè)地方對(duì)應(yīng)的是BGA焊盤(pán)區(qū)域。一般要控制差分阻抗90歐,差分走線的線寬在25-30um左右,而B(niǎo)GA焊盤(pán)的直徑會(huì)有500-600um,所以這里最容易出現(xiàn)阻抗偏低的情況,需要把相鄰的幾層平面挖空。

wKgaomVdgrCAUl7vAAWUAzkAyy0619.png

另外一個(gè)阻抗較低的B點(diǎn)是Core層過(guò)孔的焊盤(pán)位置。這個(gè)焊盤(pán)的直徑一般是250-350um,也是比走線線寬高 了一個(gè)數(shù)量級(jí),所以這里也要對(duì)相鄰幾層的平面做挖空處理。

wKgZomVdgreAVVsyAARWJEm9V3U254.png

C點(diǎn)區(qū)域是Core過(guò)孔的筒身部分。這部分會(huì)根據(jù)不同的筒身高度(Core層厚度)、相鄰層挖空大小/層數(shù)、周圍回流地孔的距離/數(shù)量等體現(xiàn)出容性或者感性。

最開(kāi)始的阻抗較大的A點(diǎn)是走線在回流平面挖空區(qū)域部分。這個(gè)地方因?yàn)橄噜弻佣纪诳盏簦凑詹罘志€寬量級(jí)的寬度布線,就會(huì)出現(xiàn)實(shí)際阻抗比目標(biāo)值高的情況。

二、封裝過(guò)孔分析案例自動(dòng)化建模

如上所述,封裝Core層過(guò)孔和BGA焊盤(pán)區(qū)域的多個(gè)布線參數(shù)都會(huì)影響這段鏈路的阻抗連續(xù)性,而且鏈路上不同組件對(duì)這些參數(shù)的調(diào)整方向需求有的還相互沖突,需要綜合權(quán)衡。這么多參數(shù)需要調(diào)整,不可能把所有的組合都先在封裝工具中設(shè)計(jì)出來(lái)再逐一用仿真工具提取模型進(jìn)行分析。比較常見(jiàn)的做法是由資深的SI工程師根據(jù)經(jīng)驗(yàn)判斷最關(guān)鍵的參數(shù)和大致的取值范圍,請(qǐng)封裝設(shè)計(jì)工程師做幾種不同的場(chǎng)景,然后在這基礎(chǔ)上把各層挖空大小做成變量進(jìn)行掃描,或者根據(jù)仿真結(jié)果手動(dòng)迭代調(diào)整參數(shù)。但是,這種做法存在很多限制:首先是嚴(yán)重依賴資深工程師的經(jīng)驗(yàn);其次是受項(xiàng)目交付周期限制,實(shí)際能覆蓋到的參數(shù)組合和調(diào)整范圍空間都比較有限;最后,如果出線層、疊層、材料、管腳排布、信號(hào)速率等發(fā)生變化,這些參數(shù)調(diào)整的結(jié)論不能直接復(fù)用,重新建模分析又非常消耗時(shí)間。

筆者的做法是利用仿真工具強(qiáng)大的參數(shù)表達(dá)式功能,編寫(xiě)Python腳本,讀入PadStack、疊層材料、Pin Map等信息,自動(dòng)創(chuàng)建封裝過(guò)孔優(yōu)化工程,把上述各種參數(shù),包括過(guò)孔間距、挖空區(qū)域大小、挖空層數(shù)、回流過(guò)孔方式、回流過(guò)孔距離、挖空區(qū)域走線線寬等,都在模型中做成可掃描的參數(shù)。這樣,調(diào)整參數(shù)時(shí)只要在仿真工具中修改數(shù)值,整個(gè)仿真結(jié)構(gòu)也會(huì)跟著改動(dòng),不需要返回封裝設(shè)計(jì)工具進(jìn)行調(diào)整,更加方便快捷。而且,不管疊層、材料、管腳排布等如何變化,只要簡(jiǎn)單修改輸入配置文件,十分鐘就能完成新的仿真工程建模。

wKgZomVdgrmAR5XmAAnB_ZOKxNo125.png

三、設(shè)計(jì)參數(shù)自動(dòng)化/智能化調(diào)整

完成仿真工程建模后,下一步就是要調(diào)整設(shè)計(jì)樣式的選擇和各設(shè)計(jì)參數(shù)的取值,以優(yōu)化阻抗連續(xù)性和串?dāng)_大小。這里會(huì)遇到一個(gè)問(wèn)題,就是由于參數(shù)數(shù)量多,每個(gè)參數(shù)還有各自的取值范圍,即便SI工程師根據(jù)經(jīng)驗(yàn)固定某些參數(shù)的數(shù)值或者綁定不同參數(shù)同步變化進(jìn)行簡(jiǎn)化,各參數(shù)排列組合后的取值空間很可能依然是巨大的。以5個(gè)獨(dú)立變量,每個(gè)變量10個(gè)掃描數(shù)值來(lái)計(jì)算,排列組合的取值空間就達(dá)到10^5=100,000個(gè),這個(gè)數(shù)量級(jí)根本不可能在實(shí)際項(xiàng)目交付過(guò)程中去遍歷。即使是每個(gè)變量只有5個(gè)掃描數(shù)值,排列組合的取值空間也達(dá)到5^5=3125個(gè),很難遍歷完成。因此,一般的做法還是需要SI工程師手動(dòng)進(jìn)行”調(diào)整參數(shù)”->”仿真”->”分析結(jié)果”->”調(diào)整參數(shù)”->”仿真“的迭代,受到項(xiàng)目交付周期和有效仿真/分析時(shí)間的限制,實(shí)際能完成的迭代次數(shù)非常有限,通常都不見(jiàn)得能找到最優(yōu)解。

隨著仿真工具的發(fā)展,現(xiàn)在調(diào)參這個(gè)難題可以交給AI引擎來(lái)自動(dòng)實(shí)現(xiàn)。這里我們利用Cadence最新推出的Optimality Intelligent System Explorer智能優(yōu)化引擎來(lái)完成封裝過(guò)孔優(yōu)化。在Cadence Clarity 3D Solver仿真工具中打開(kāi)通過(guò)腳本創(chuàng)建出來(lái)的仿真工程,通過(guò)菜單欄命令打開(kāi)Optimality Explorer優(yōu)化引擎,接下來(lái)只需要設(shè)置好需要調(diào)整哪些參數(shù)、每個(gè)參數(shù)的取值范圍,然后定義好我們要優(yōu)化的目標(biāo)、設(shè)置并行跑的任務(wù)數(shù)量和仿真服務(wù)器資源,剩下的就是等Optimality Explorer根據(jù)機(jī)器學(xué)習(xí)算法自動(dòng)完成” 調(diào)整參數(shù)”->” 仿真”->” 分析結(jié)果”->” 調(diào)整參數(shù)”->” 仿真 “的迭代,最終得到我們想要的優(yōu)化結(jié)果了。

值得一提的是,Optimality Explorer除了官方給出的一些常用的插損、回?fù)p、串?dāng)_、TDR等優(yōu)化目標(biāo),還支持Python接口,可以用Python自定義任意的目標(biāo)函數(shù),比如本例我們用了自定義的TDR指標(biāo)作為優(yōu)化目標(biāo),綜合考慮了TDR結(jié)果中的阻抗偏差最大值、阻抗偏差峰峰值、偏差阻抗長(zhǎng)度等指標(biāo)。

wKgaomVdgr2Abhk0AAGYRpndiAs057.png

Optimality Explorer的收斂曲線如下。經(jīng)過(guò)幾十次迭代后,得到的仿真結(jié)果TDR指標(biāo)就已經(jīng)優(yōu)于工程師手動(dòng)迭代的結(jié)果。因?yàn)槭枪ぞ咦詣?dòng)調(diào)參,不需要工程師干預(yù),我們可以按原定設(shè)置最大迭代次數(shù)繼續(xù)進(jìn)行優(yōu)化,進(jìn)一步得到更優(yōu)化的結(jié)果。

wKgZomVdgr6ALrltAADqlbks5vc893.png

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 阻抗
    +關(guān)注

    關(guān)注

    17

    文章

    970

    瀏覽量

    47078
  • 封裝
    +關(guān)注

    關(guān)注

    128

    文章

    8561

    瀏覽量

    144871
  • BGA
    BGA
    +關(guān)注

    關(guān)注

    5

    文章

    567

    瀏覽量

    48183
  • 焊盤(pán)
    +關(guān)注

    關(guān)注

    6

    文章

    589

    瀏覽量

    38718
  • 過(guò)孔
    +關(guān)注

    關(guān)注

    2

    文章

    209

    瀏覽量

    22216
收藏 人收藏

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    高速電路中的過(guò)孔效應(yīng)與設(shè)計(jì)

    的關(guān)鍵因素。過(guò)孔本質(zhì)上可以視為由電容、電感和電阻組成的參數(shù)模型,其特性可通過(guò)場(chǎng)提取工具或TDR測(cè)試獲得。計(jì)算公式計(jì)算:D2:過(guò)孔區(qū)直徑:inch;DI:過(guò)孔
    的頭像 發(fā)表于 04-25 19:28 ?309次閱讀
    高速電路中的<b class='flag-5'>過(guò)孔</b>效應(yīng)與設(shè)計(jì)

    高速PCB設(shè)計(jì)過(guò)孔不添亂,樂(lè)趣少一半

    BOTTOM面的層面,扇出過(guò)孔的Z軸方向有效長(zhǎng)度較長(zhǎng)(簡(jiǎn)稱長(zhǎng)過(guò)孔)。 所以,現(xiàn)在的問(wèn)題就是該如何對(duì)長(zhǎng)、短兩種過(guò)孔分別進(jìn)行優(yōu)化了。 雷豹決定先看短孔的情況,因?yàn)槎炭淄ǔ3嗜菪裕?/div>
    發(fā)表于 04-01 15:07

    Allegro Skill封裝原點(diǎn)-優(yōu)化盤(pán)

    在PCB設(shè)計(jì)中,部分文件可能因從Altium Designer或PADS軟件轉(zhuǎn)換而來(lái),導(dǎo)致兼容性問(wèn)題。這些問(wèn)題通常表現(xiàn)為貼片盤(pán)會(huì)自動(dòng)增加Thermal Pad、Anti Pad以及
    的頭像 發(fā)表于 03-31 11:44 ?1042次閱讀
    Allegro Skill<b class='flag-5'>封裝</b>原點(diǎn)-<b class='flag-5'>優(yōu)化</b><b class='flag-5'>焊</b><b class='flag-5'>盤(pán)</b>

    聊聊高速PCB設(shè)計(jì)100Gbps信號(hào)的仿真

    今年開(kāi)始其實(shí)我們已經(jīng)圍繞100G的高速信號(hào)仿真寫(xiě)了多篇文章啦,2025年高速先生第一篇文章就是和這個(gè)相關(guān):當(dāng)DEEPSEEK被問(wèn)到:如何優(yōu)化112GBPS信號(hào)過(guò)孔
    發(fā)表于 03-17 14:03

    BGA盤(pán)設(shè)計(jì)與布線

    理性能。···???////BGA盤(pán)設(shè)計(jì)////???···BGA盤(pán)設(shè)計(jì)是確保焊接可靠性的基
    的頭像 發(fā)表于 03-13 18:31 ?696次閱讀
    <b class='flag-5'>BGA</b><b class='flag-5'>焊</b><b class='flag-5'>盤(pán)</b>設(shè)計(jì)與布線

    盤(pán)過(guò)孔的區(qū)別是什么?

    盤(pán)(Pad)和過(guò)孔(Via)在電子制造和PCB(印刷電路板)設(shè)計(jì)中扮演著不同的角色,它們之間的主要區(qū)別體現(xiàn)在定義、原理、作用以及設(shè)計(jì)細(xì)節(jié)上。以下是對(duì)這兩者的詳細(xì)比較:
    的頭像 發(fā)表于 02-21 09:04 ?728次閱讀

    當(dāng)DeepSeek被問(wèn)到:如何優(yōu)化112Gbps信號(hào)過(guò)孔阻抗

    當(dāng)高速先生問(wèn)DeepSeek如何優(yōu)化112Gbps信號(hào)過(guò)孔阻抗時(shí),得到的答案是這樣的……
    的頭像 發(fā)表于 02-11 14:03 ?366次閱讀
    當(dāng)DeepSeek被問(wèn)到:如何<b class='flag-5'>優(yōu)化</b><b class='flag-5'>112</b>Gbps信號(hào)<b class='flag-5'>過(guò)孔</b><b class='flag-5'>阻抗</b>?

    不是!讓高速先生給個(gè)過(guò)孔優(yōu)化方案就那么難嗎?

    高速先生成員--黃剛 又是嶄新的一年哈,高速先生在總結(jié)去年一年的粉絲互動(dòng)問(wèn)題時(shí),驚人的發(fā)現(xiàn)排在前列的問(wèn)題就包括了差分過(guò)孔優(yōu)化方法能不能大概給出來(lái)。當(dāng)然,大家都知道,像傳輸線的阻抗板廠可以來(lái)保證
    發(fā)表于 01-21 08:50

    請(qǐng)問(wèn)LM96511 0.5mm間距的bga封裝怎么處理呢?

    0.5mm間距的bga封裝怎么處理呢?如果扇出的話要用4mil的過(guò)孔進(jìn)行激光打孔,價(jià)格十分昂貴。而如果在盤(pán)上打孔,孔徑和
    發(fā)表于 01-09 08:07

    盤(pán)差不多的連接器,阻抗能有多大差異?

    。 開(kāi)始我們的研究,兩種連接器布局面均在TOP,差分信號(hào)特征阻抗要求100歐姆。直接看看二者在同一PCB上的阻抗表現(xiàn)如何。 首先出場(chǎng)的是25G連接器,反
    發(fā)表于 12-02 17:46

    不同BGA封裝類型的特性介紹

    軟質(zhì)的1~2PCB電路板。 焊接時(shí)采用低熔點(diǎn)焊料合金,焊料球材料為高熔點(diǎn)焊料合金。 利用球的自對(duì)準(zhǔn)作用,回流焊過(guò)程中球的表面張力可達(dá)到球與
    的頭像 發(fā)表于 11-20 09:36 ?1966次閱讀

    Xilinx 7系列FPGA PCB設(shè)計(jì)指導(dǎo)

    內(nèi)放置通孔。取而代之的是,使用一小段連接到表面盤(pán)的走線。連接走線的最小長(zhǎng)度由PCB制造商的最小尺寸規(guī)格確定。微孔技術(shù)不受限制,過(guò)孔可以直接放置在
    發(fā)表于 07-19 16:56

    剖析盤(pán)中孔對(duì)空洞的影響

    在PCB設(shè)計(jì)中,過(guò)孔(via)是一種常見(jiàn)的連接方式,它可以將不同的線路相連,或者提供元器件的焊接位置。過(guò)孔有多種類型,其中一種是盤(pán)中孔(via in pad),即將
    的頭像 發(fā)表于 07-05 17:29 ?784次閱讀
    剖析<b class='flag-5'>盤(pán)</b>中孔對(duì)空洞的影響

    PCB阻抗匹配過(guò)孔的多個(gè)因素你知道哪些?

    的金屬孔。它由鉆孔、鍍銅和阻組成。過(guò)孔的主要作用是提供信號(hào)的傳輸路徑,并在不同之間建立電氣連接。 為了確保信號(hào)在
    的頭像 發(fā)表于 07-04 17:39 ?2239次閱讀

    過(guò)孔蓋油:優(yōu)點(diǎn)和缺點(diǎn)

    本文要點(diǎn)術(shù)語(yǔ)“過(guò)孔蓋油”是指用阻(阻油墨)或類似材料覆蓋過(guò)孔,通常覆蓋在PCB的兩面。在本文中,我們將探討
    的頭像 發(fā)表于 06-22 08:12 ?2503次閱讀
    <b class='flag-5'>過(guò)孔</b>蓋油:優(yōu)點(diǎn)和缺點(diǎn)
    主站蜘蛛池模板: 毛色毛片免费观看 | 性夜影院午夜看片 | 日本不卡高清免费v日本 | 68日本 xxxxxxxxx | 成 人 免费 网站 | 亚洲黄色小说网站 | 开心激情五月婷婷 | 人与牲动交xxxxbbbb | jizz免费一区二区三区 | 一级录像 | 女女同免费播放毛片 | 在线观看高清视频 | 日本视频色 | 99国产精品久久久久久久成人热 | 九色愉拍自拍 | 国产精品入口免费视频 | 插插操操 | 日本暴力喉深到呕吐hd | 日本三级最新中文字幕电影 | 午夜精品在线免费观看 | 午夜在线免费观看 | 爱爱免费视频 | 中文字幕亚洲一区 | 色综合天天综合给合国产 | 老湿司午夜爽爽影院榴莲视频 | 2021久久精品99精品久久 | 天堂资源在线观看 | 一级做a爱 | 亚洲一区二区三区在线视频 | 久久夜色tv网站 | 精品理论片 | 久久精品久久久久 | 六月婷婷综合 | 午夜性福利 | 2021久久精品99精品久久 | 国模视频在线 | 国内激情自拍 | 午夜影院在线免费 | 在线观看www日本免费网站 | 亚洲夂夂婷婷色拍ww47 | 亚洲福利秒拍一区二区 |