現場可編程門陣列 (FPGA) 是提供適應性強且可更改的硬件功能的半導體。它們包含各種可變邏輯單元和可編程連接，允許個人制作和執(zhí)行個性化數字電路，而無需創(chuàng)建自己獨特的芯片。

FPGA 廣泛應用于電信、航空航天和工業(yè)自動化等多個領域，這些領域需要快速創(chuàng)建、最小延遲和強大的計算能力。它們的適應性使它們成為硬件開發(fā)、研究和獨特計算職責的寶貴資產。

全球現場可編程門陣列 (FPGA) 市場預計未來幾年將以7.8% 的復合年增長率穩(wěn)定增長。

2022年，FPGA市場收入為65億美元，預計2023年將增至70億美元。收入將持續(xù)增長，到2024 年將達到75億美元，2025 年將達到82億美元，2026年將達到89億美元。隨著我們的進一步推進，預計該市場將在2027 年達到96億美元，2028 年達到100億美元，2029 年達到108億美元。這一增長趨勢將持續(xù)下去，預計2030年收入將達到115億美元，2031年將達到124億美元，2032年將達到135億美元。

展望2032年，低端 FPGA 預計將達到48億美元，中端 FPGA 為38億美元，高端 FPGA 占市場總收入的49億美元。這種上升軌跡反映了 FPGA 在為從電信到汽車等廣泛應用提供可定制和適應性強的硬件解決方案方面發(fā)揮著至關重要的作用。

技術的市場份額分布揭示了全球現場編程門陣列 (FPGA) 市場的有趣格局。

截至最新數據，基于SRAM的FPGA以39%的份額占據市場主導地位。這些 FPGA 以其可重新配置性和速度而聞名，在靈活性和快速周轉時間至關重要的應用中受到青睞；緊隨其后的是基于閃存的 FPGA，占據了28% 的市場份額。閃存 FPGA 因其非易失性配置存儲而受到重視，使其成為需要數據持久性和安全性的應用的理想選擇；最后，基于反熔絲的 FPGA占據了33% 的市場份額。當可靠性和安全性至關重要時，首選反熔絲技術，因為它提供一次性可編程配置，一旦設置就無法更改。

FPGA 市場的技術多樣性凸顯了根據特定應用需求定制硬件解決方案的重要性，以確保許多行業(yè)從這些多功能設備中受益。

我們來看一下不同技術的FPGA的對比，在比較不同的 FPGA 編程技術時，有幾個關鍵因素會發(fā)揮作用。

首先，我們考慮易失性，基于 SRAM 的 FPGA允許在電路中進行易失性重新編程。相比之下，基于反熔絲的 FPGA（無論是ONO 類型還是非晶類型）都提供非易失性編程，使其適合數據持久性至關重要的應用。

其次，就面積和電氣特性而言，基于 SRAM 的 FPGA 往往比反熔絲變體具有更大的面積，反熔絲變體具有小型熔絲元件和編程晶體管。

開關上的電阻 (R) 和寄生電容 (C) 在信號傳播中起著至關重要的作用，ONO 反熔絲 FPGA 具有適中的電阻（300-500 歐姆）和低電容（5F），而非晶反熔絲 FPGA 的表現較低電阻（50-100 歐姆）和稍高的電容（1.1-1.3F）。

此外，每種技術所需的額外制造步驟各不相同。SRAM FPGA 通常不涉及額外的制造步驟，因此相對簡單。

相比之下，ONO 和非晶反熔絲 FPGA 都需要額外的步驟來創(chuàng)建熔絲和對晶體管進行編程。

此外，在提供非易失性重新編程的同時，基于 EPROM 和 EEPROM 的 FPGA涉及額外的制造步驟，并且比反熔絲選項稍大的占地面積。

在為特定應用選擇最合適的 FPGA 編程技術時，這些考慮因素強調了波動性、可編程性、面積和電氣特性之間的權衡。

來到架構方面，從根本上來說，FPGA 的架構由許多稱為可配置邏輯塊 (CLB) 的重要元素組成。這些 CLB 被適應性連接系統(tǒng)（通常稱為結構）包圍，該系統(tǒng)有助于在這些 CLB 之間路由信號。

此外，輸入/輸出 (I/O)模塊將 FPGA 連接到外部設備。根據特定制造商的不同，這些 CLB 可能由邏輯塊 (LB)、邏輯元件 (LE) 或邏輯單元 (LC) 等替代術語表示。

在單個 CLB 中，您會發(fā)現多個邏輯塊。FPGA 的一個重要組件是查找表 (LUT)，它是一個定義性功能。LUT 為每個可能的輸入組合存儲一組預定的邏輯結果。

通常，廣泛采用具有四到六個輸入位的 LUT 。在這種情況下，經常會遇到多路復用器 (mux)、全加器 (FA) 和觸發(fā)器等標準邏輯功能。

CLB 內組件的配置和布局可能因設備而異。通常，它包括兩個三輸入 LUT、一個全加器、一個 D 型觸發(fā)器和一個標準多路復用器。此外，還有兩個額外的多路復用器，它們是在 FPGA 編程期間設置的。

這種簡化的 CLB 有雙重目的。在標準模式下，LUT 與 Mux 2 結合創(chuàng)建一個四輸入 LUT。相反，在算術模式下，LUT 輸出以及來自另一個 CLB 的進位輸入成為全加器的輸入。

Mux 4選擇全加器的輸出或 LUT 輸出。Mux 6通過 D 觸發(fā)器確定操作是異步還是與 FPGA 時鐘同步。

在最新一代 FPGA 中，CLB 變得更加復雜，能夠在單個塊中處理多個任務。它們可以組合起來執(zhí)行乘法、數據存儲、計數甚至數字信號處理 (DSP) 任務等高級功能。

再看SoC FPGA，SoC FPGA 是片上系統(tǒng)現場可編程門陣列的縮寫，提供針對不同應用定制的各種處理功能。以英特爾的 Cyclone V為例，它是一款經濟高效且節(jié)能的 SoC FPGA。

它專為在大容量場景中表現出色而設計，例如控制工業(yè)電機、橋接協(xié)議、處理視頻處理任務以及為便攜式設備供電。

Cyclone V 由兩個主要元素組成：FPGA部分和以單核或雙核32 位 Arm Cortex-A9 MPCORE為中心、主頻為 925 MHz 的硬處理器系統(tǒng)(HPS)。這兩個部分都配備了一系列外圍組件，其中可能包括來自第三方供應商的專用硬件。與此形成鮮明對比的是，Stratix 10 SX面向高性能應用，例如通信系統(tǒng)、加速數據中心、為高性能計算 (HPC) 設置提供動力、處理雷達數據以及充當 ASIC 原型設計平臺。該 FPGA 憑借其四核64 位 Arm Cortex-A53處理器而大放異彩，運行速度高達1.5 GHz。

統(tǒng)計可見，現場可編程門陣列 (FPGA) 是一種多功能半導體器件，因其靈活性和可重新配置性而應用于電信、航空航天和工業(yè)自動化等行業(yè)。它們由可配置邏輯塊 (CLB) 和可編程互連組成，無需定制芯片即可實現定制數字電路設計。

SoC FPGA 將 FPGA 結構與嵌入式處理器相結合，適用于各種應用。雖然 FPGA 具有低延遲、快速處理和成本優(yōu)勢，但它們比 GPU 更昂貴，尤其是對于較大的模型。來自電路板供應商、IP 供應商和工具的額外費用可能會極大地增加總體成本。

文章來源：半導體行業(yè)觀察

審核編輯：湯梓紅