電子發(fā)燒友網(wǎng)報道（文/吳子鵬）AI賦能是過去、當下、未來的熱門話題。實際上，自2017年開始，“AI+”就已經(jīng)是一個非常熱門的話題。2017年底，當吳恩達宣布自己創(chuàng)辦Landing.ai時，起到了刷屏的效果。如今，6年的時間過去了，AI賦能了非常多的行業(yè)，那么被譽為“芯片之母”的EDA得到了怎樣的賦能？未來又會被如何賦能呢？

AI+EDA的發(fā)展現(xiàn)狀

AI+EDA的另一個說法是：AI反哺芯片/系統(tǒng)設(shè)計。目前，行業(yè)的共識是AI能夠大幅提升芯片和系統(tǒng)設(shè)計的效率，并降低設(shè)計的總成本。就以芯片設(shè)計來說，通過AI技術(shù)加持，EDA工具能夠基于過往的設(shè)計數(shù)據(jù)和經(jīng)驗，進而幫助當前設(shè)計改善PPA（性能、功耗、尺寸）指標，能夠用更少的時間完成芯片的驗證工作。

基于上述原因，目前EDA廠商基本將AI+EDA作為一個重點發(fā)展方向。比如新思科技，該公司的Synopsys.ai 就是一個典型的AI驅(qū)動的EDA方案，也是業(yè)界首款A(yù)I+EDA解決方案套件，可在從系統(tǒng)架構(gòu)到制造的全流程中充分利用 AI 的強大功能。根據(jù)新思科技的介紹，Synopsys.ai 包括DSO.ai、VSO.ai和TSO.ai等全套方案，完成了PPA目標實現(xiàn)，實現(xiàn)更高覆蓋率，完成預(yù)測性漏洞檢測，以及實現(xiàn)更少的向量等主要芯片設(shè)計流程的全覆蓋。

和新思科技一樣，Cadence同樣重視AI技術(shù)對EDA工具的革新。在Cadence內(nèi)部，AI驅(qū)動的EDA工具基本歸類為Cadence Joint Enterprise Data and AI (JedAI) Platform ，這個平臺將生成式AI應(yīng)用與開放的、人工智能驅(qū)動的大規(guī)模數(shù)據(jù)分析環(huán)境相集成，助力工程團隊在產(chǎn)品開發(fā)的每個階段實現(xiàn)數(shù)據(jù)可視化、發(fā)現(xiàn)隱藏的數(shù)據(jù)趨勢并自動生成設(shè)計改進策略。比如，Allegro X AI技術(shù)便是Cadence JedAI中應(yīng)用于下一代系統(tǒng)設(shè)計的AI技術(shù)，能夠顯著提升PCB的設(shè)計效率。

西門子EDA同樣重視AI的力量。在以“加速創(chuàng)芯，智領(lǐng)未來”為主題的2023西門子EDA技術(shù)峰會上，西門子EDA全球副總裁兼中國區(qū)總經(jīng)理凌琳特別提到，西門子EDA對AI/ML技術(shù)的運用不僅僅局限在某一個工具，而是在全局、普適的策略下，達到為用戶減少人力與資源消耗，取得事半功倍的目標。

綜合EDA三大家的動作來看，當前AI已經(jīng)完整覆蓋芯片設(shè)計和系統(tǒng)設(shè)計的全流程，成為人類設(shè)計人員的得力助手。當然，對于AI技術(shù)的應(yīng)用，國內(nèi)EDA公司也在加速推進，并取得一些顯著成果。比如隼瞻科技已經(jīng)將AI+EDA引入產(chǎn)品WingStudio當中，這是一個專用處理器設(shè)計自動化平臺，通過引入AI技術(shù)，讓設(shè)計者開發(fā)更加敏捷。再比如芯華章，該公司基于統(tǒng)一的底層框架智V驗證平臺，打造融合AI和云原生的全新EDA，2021年時就發(fā)布了高性能FPGA原型驗證系統(tǒng)樺捷（HuaPro-P1）、國內(nèi)領(lǐng)先的數(shù)字仿真器穹鼎（GalaxSim-1.0）等代表產(chǎn)品。

同時，在學(xué)術(shù)端，國內(nèi)高校也重視培養(yǎng)AI+EDA方面的人才，并有相關(guān)的項目。比如，“華芯智測”就是孵化于南京郵電大學(xué)的創(chuàng)業(yè)團隊，該團隊提出了一種基于圖神經(jīng)網(wǎng)絡(luò)特征提取的智能化可測性設(shè)計方法，并將算法模型整合到EDA軟件中，推動了國產(chǎn)EDA工具的智能化。

AI+EDA的下一步

目前，AI+EDA已經(jīng)取得了非常不錯的成績，并且已經(jīng)和“云+EDA”形成了很好的聯(lián)動，在提升設(shè)計效率的同時，也降低了芯片和系統(tǒng)開發(fā)的成本。那么，AI+EDA下一步發(fā)展重點是什么呢？大部分從業(yè)者給出的答案是AI大模型。

AI大模型需要AI+EDA是毫無疑問的，高性能AI芯片設(shè)計在電路仿真、物理設(shè)計和邏輯綜合等方面，需要設(shè)計人員花費大量的時間和精力，很多已經(jīng)超出了設(shè)計人員的經(jīng)驗范圍，AI+EDA就是應(yīng)對之策。反過來，AI大模型的飛速發(fā)展，確實也能夠給EDA工具帶來賦能價值。

實際上，目前Cadence已經(jīng)在走這條路了，生成式AI就是AI大模型的典型代表應(yīng)用之一，而Cadence已經(jīng)將其應(yīng)用于EDA領(lǐng)域。

AI大模型+EDA將成為未來芯片設(shè)計軟件的主流趨勢。目前AI大模型在全球范圍內(nèi)還處于發(fā)展的早期階段，通過Transformer 的注意力機制和海量大數(shù)據(jù)的喂養(yǎng)，目前AI大模型主要展現(xiàn)了語言、圖片、代碼等方面的生成能力，主要以 API、PaaS、MaaS 三種模式為主來提供服務(wù)。Cadence目前的階段是讓AI大模型+EDA提供PCB生成式設(shè)計服務(wù)，確保設(shè)計在電氣方面準確無誤，并可用于制造。

綜合AI大模型和EDA的發(fā)展來看，為了讓AI大模型和EDA工具有更深度的融合，產(chǎn)業(yè)界需要一個有針對性的垂直大模型，由于各家廠商側(cè)重點和優(yōu)勢點不同，可能會是幾個極具特色的EDA行業(yè)大模型。隨后，就和其他大模型一樣，應(yīng)用于EDA領(lǐng)域的大模型需要做好模型切割，讓模型適配不同的場景。比如，可以讓廣泛的個人設(shè)計者和小微型企業(yè)用戶使用基于公有云提供的EDA通用模型工具；也可以讓中大型企業(yè)使用配置在私有云或本地服務(wù)器的精簡模型。當然，最終的結(jié)果就是讓EDA工具具備更強的設(shè)計生成能力，將過往成熟、經(jīng)典的設(shè)計案例進行復(fù)用。同時，也讓EDA工具更好地應(yīng)對大型芯片/系統(tǒng)的復(fù)雜設(shè)計。

后記

實現(xiàn)AI大模型+EDA的融合，是AI大模型從通才走向領(lǐng)域?qū)＜业牡湫蛨鼍埃彩茿I大模型落地的一個重要方向。當然，AI大模型+EDA的融合也是后續(xù)EDA工具升級的大方向。出于對數(shù)據(jù)安全的考慮，這種融合會更先傾向于中大型企業(yè)構(gòu)建私域下的AI大模型+EDA應(yīng)用，早期應(yīng)用方案會有一定的門檻。隨著AI大模型垂直落地更加成熟，AI大模型+EDA最終會是一項普惠的技術(shù)。