面向高性能計算、IoT、無線接入、音頻、多媒體、消費類電子、邊緣計算等迅速擴展的RISC-V使用場景,湯谷智能發布了基于自研Logic Giant原型驗證硬件平臺的全棧RISC-V硬件仿真加速系統方案。
方案可支持阿里玄鐵、香山南湖等多款常用RISC-V Core,并同時支持Verilog及Chisel等多種設計語言,配合自研TGOriPartition軟件工具,支持多核、大規模分割。支持MCU到AP多個處理器級別,流水線從2級到12級。方案支持基于RISC-V的SoC系統,常用外設齊全,可通過EDA工具選擇不同的RISC-V Core和外設,自動生成可直接在原型平臺運行的SoC系統,支持適配SoC系統的驅動軟件及操作系統運行,極大提高開發效率。
從客戶使用效果來看,方案可同時支持8路以上可編程獨立時鐘源,每一路都能支特全局時鐘同步,傳輸距離為1.5米時,采用LVDS 傳輸性能可大于1.6Gbps,延遲小于900ps。采用自研的互聯IP總線和電纜,超低延遲可同時運行512個RISC-V Core并保持系統統一同步運行,系統主頻可達到8~10MHZ以上。
為了支持多個用戶的同時使用的場景,方案中單個機箱可支持幾十個虛擬用戶和真實5用戶同時使用,特別是真實5用戶可動態獨立使用分配到的FPGA邏輯資源,不與其他用戶從邏輯、時鐘、復位和外設等各種資源產生沖突。
審核編輯:湯梓紅
-
處理器
+關注
關注
68文章
19723瀏覽量
232748 -
仿真
+關注
關注
51文章
4207瀏覽量
135035 -
RISC-V
+關注
關注
46文章
2459瀏覽量
47957
原文標題:湯谷智能發布國產化全棧RISC-V硬件仿真加速系統方案
文章出處:【微信號:湯谷智能,微信公眾號:湯谷智能】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
相關推薦
芯來科技攜手芯芒科技發布RISC-V CPU系統仿真平臺
進迭時空完成A+輪數億元融資 加速RISC-V AI CPU產品迭代

關于RISC-V學習路線圖推薦
《RISC-V能否復制Linux 的成功?》
RISC-V Summit China 2024 | 青稞RISC-V+接口PHY,賦能RISC-V高效落地
2024 RISC-V 中國峰會:華秋電子助力RISC-V生態!
risc-v的發展歷史
rIsc-v的缺的是什么?
RISC-V適合什么樣的應用場景
RISC-V在中國的發展機遇有哪些場景?
為什么要有RISC-V
蘇州龍谷加入甲辰計劃,共建RISC-V生態繁榮,聚焦基于RISC-V的大規模并行編程場景

評論