在MCU上電過程中,因為電源的設計或者其他器件上電導致上電波形有階梯等情況,比如下面這個VDD波形:
![wKgZomXSsWmAcewHAAVYHq35fFo736.png](https://file1.elecfans.com/web2/M00/C0/1B/wKgZomXSsWmAcewHAAVYHq35fFo736.png)
那如何判斷這個波形是否會影響MCU啟動呢?
以GD32F303為例,首先我們看一下DATASHEET,VDD和VDDA的供電范圍是2.6V-3.6V:
![wKgZomXSsW-AfaS7AADNEb6ZYv8641.png](https://file1.elecfans.com/web2/M00/C0/1B/wKgZomXSsW-AfaS7AADNEb6ZYv8641.png)
MCU上電復位的POR電壓是2.34V:
![wKgZomXSsXSAVIzSAAAcpt8QQw4558.png](https://file1.elecfans.com/web2/M00/C0/1B/wKgZomXSsXSAVIzSAAAcpt8QQw4558.png)
再查閱用戶手冊上電復位描述可知,MCU VDD電壓到達POR電壓值時會有2ms的遲滯時間再拉高啟動:
![wKgaomXSsXiAXHWbAABdBwRC6MY753.png](https://file1.elecfans.com/web2/M00/C1/07/wKgaomXSsXiAXHWbAABdBwRC6MY753.png)
同時MCU最小系統中NRST引腳也有RC電路,會延遲NRST拉高到VIH
![wKgZomXSsX2Ae1bdAAA4eqPe8eo651.png](https://file1.elecfans.com/web2/M00/C0/1B/wKgZomXSsX2Ae1bdAAA4eqPe8eo651.png)
所以我們可以抓取VDD波形時同時抓取NRST波形:
![wKgZomXSsYOAVBeAAAcfDrmFxmU433.png](https://file1.elecfans.com/web2/M00/C0/1B/wKgZomXSsYOAVBeAAAcfDrmFxmU433.png)
可以看到NRST達到它的VIH電壓時VDD波形已經穩定了,此時MCU啟動電源是可靠的,我們可以忽略電源的階梯和爬升對MCU的影響。
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。
舉報投訴
-
電源
+關注
關注
184文章
17841瀏覽量
251815 -
單片機
+關注
關注
6043文章
44621瀏覽量
638609 -
mcu
+關注
關注
146文章
17324瀏覽量
352657
發布評論請先 登錄
相關推薦
LTM4644上電波形多次震蕩的原因?
接電源地,電容用來調節上電斜率。
1.0V上電波形有多次震蕩,通過排查發現是22nF電容問題導致,想問一下,這個波形震蕩與SS管腳這個電容容
發表于 03-06 07:57
![](https://file1.elecfans.com/web2/M00/C0/1B/wKgZomXStOOAAbYeAAuzM5hmzyY416.png)
如何處理由電源引起的MCU啟動失???
,從而出現器件閂鎖,系統不能啟動的情況。 掉電緩慢也會導致MCU等數字器件內部掉電時序的混亂,特別是對于需要多路電源的MCU處理器,它們對于上電
發表于 05-31 11:33
AM3358上電模式對處理器的性能是否有限制?上電時序的間隔時間是否有嚴格要求?
相對于其他上電模式,這種上電模式對處理器的性能是否有限制,如工作頻率的限制。2. 圖示中VDD_CORE和VDD_MPU都是1.1V的,若兩者電壓不同該如何
發表于 06-04 06:24
7200 EN引腳的上電波形異常
`新人求助!在測7200芯片時發現,EN引腳有一個 掉電波形,確定了EN腳的電壓是從主板芯片產生的,會比5V時序偏后。我把R5去掉之后,波形就很好,我分析應該是這個5V的分壓影響了EN,但是不明白怎么會出現一個下沖波形,如果芯片
發表于 09-11 17:37
電源上電緩慢時,MCU如何繼續完成相應操作?
的電源設計來說,這個時間甚至可能會遠遠大于500ms。這樣的話就不能很好地滿足芯片的上電時間要求,從而導致系統無法啟動,或者器件內部上
發表于 09-01 07:00
評論