1. 簡(jiǎn)介
CMOS電路功耗主要由動(dòng)態(tài)功耗和靜態(tài)功耗組成,動(dòng)態(tài)功耗又分為開(kāi)關(guān)功耗、短路功耗兩部分
2. 靜態(tài)功耗
靜態(tài)功耗也稱為待機(jī)功耗,包含有電路中晶體管的漏電流所導(dǎo)致的功耗
3. 動(dòng)態(tài)功耗
3.1 開(kāi)關(guān)功耗
動(dòng)態(tài)功耗包括:開(kāi)關(guān)功耗或稱為反轉(zhuǎn)功耗、短路功耗或者稱為內(nèi)部功耗;
開(kāi)關(guān)功耗:電路在開(kāi)關(guān)過(guò)程中對(duì)輸出節(jié)點(diǎn)的負(fù)載電容充放電所消耗的功耗。比如對(duì)于下面的CMOS非門中:
當(dāng)Vin=0時(shí),PMOS管導(dǎo)通,NMOS管截止;VDD對(duì)負(fù)載電容Cl進(jìn)行充電;
當(dāng)Vin=1時(shí),PMOS管截止,NMOS管導(dǎo)通;VDD對(duì)負(fù)載電容Cl進(jìn)行放電;
這樣開(kāi)關(guān)的變化,電源的充放電,形成了開(kāi)關(guān)功耗,開(kāi)關(guān)功耗的計(jì)算公式如下, 并且通過(guò)這個(gè)式子我們可以只要有時(shí)鐘,或者信號(hào)跳變,就存在開(kāi)關(guān)功耗,也就是動(dòng)態(tài)功耗
在上式中,VDD為供電電壓,Cload為后級(jí)電路等效的電容負(fù)載大小,Tr為輸入信號(hào)的翻轉(zhuǎn)率,也有另外一種寫法,f為時(shí)鐘頻率,一個(gè)周期信號(hào)翻轉(zhuǎn)兩次,所以這里沒(méi)有 1/2;
它與電路的工作頻率成正比,與負(fù)載電容成正比,與電壓的平方成正比。
3.2 短路功耗
由于輸入電壓波形并不是理想的階躍輸入信號(hào),有一定的上升時(shí)間和下降時(shí)間,在輸入波形上升下降的過(guò)程中,在某個(gè)電壓輸入范圍內(nèi),NMOS和PMOS管都導(dǎo)通,這時(shí)就會(huì)出現(xiàn)電源到地的直流導(dǎo)通電流,這就是開(kāi)關(guān)過(guò)程中的短路功耗。
短路功耗產(chǎn)生的條件一樣是需要信號(hào)產(chǎn)生跳變。
3. 靜態(tài)功耗
在CMOS電路中,靜態(tài)功耗主要是漏電流引起的功耗
對(duì)于常規(guī)cmos電路,在穩(wěn)態(tài)時(shí)不存在直流導(dǎo)通電流,理想情況下靜態(tài)功耗為0,但是由于泄露電流的存在,使得cmos電路的靜態(tài)功耗并不為0。一般情況下,漏電流主要是指柵極泄漏電流和亞閾值電流, CMOS泄露電流主要包括:
PN結(jié)反向電流I1(PN-junction Reverse Current)
源極和漏極之間的亞閾值漏電流I2(Sub-threshold Current)
柵極漏電流,包括柵極和漏極之間的感應(yīng)漏電流I3(Gate Induced Drain Leakage)
柵極和襯底之間的隧道漏電流I4(Gate Tunneling)
柵極泄漏功耗:在柵極上加信號(hào)后(即柵壓),從柵到襯底之間存在電容,因此在柵襯之間就會(huì)存在有電流,由此就會(huì)存在功耗。
亞閾值電流:使柵極電壓低于導(dǎo)通閾值,仍會(huì)產(chǎn)生從FET漏極到源極的泄漏電流。此電流稱為亞閾值泄漏電流。要降低亞閾值電流,可以使用高閾值的器件,還可以通過(guò)襯底偏置進(jìn)行增加閾值電壓,這些屬于低功耗設(shè)計(jì)。
靜態(tài)功耗的計(jì)算公式如下,Ipeak為泄漏電流:
4. 低功耗設(shè)計(jì)
4.1 RTL級(jí)
1.并行結(jié)構(gòu):并行結(jié)構(gòu)一定程度可以減低某一區(qū)域的頻率,從而可能降低功耗。
2.流水結(jié)構(gòu):“路徑長(zhǎng)度縮短為原始路徑長(zhǎng)度的1 /M。這樣,一個(gè)時(shí)鐘周期內(nèi)充/放電電容變?yōu)镃/M。如果在加入流水線之后,時(shí)鐘速度不變,則在一個(gè)周期內(nèi),只需要對(duì)C/M進(jìn)行充/放電,而不是原來(lái)對(duì)C進(jìn)行充/放電。因此,在相同的速度要求下,可以采用較低的電源電壓來(lái)驅(qū)動(dòng)系統(tǒng)。”
3.優(yōu)化編碼:通過(guò)數(shù)據(jù)編碼來(lái)降低開(kāi)關(guān)活動(dòng),例如用格雷碼取代二進(jìn)制。
4.操作數(shù)隔離:“操作數(shù)隔離的原理就是:如果在某一段時(shí)間內(nèi),數(shù)據(jù)通路的輸出是無(wú)用的,則將它的輸入置成個(gè)固定值,這樣,數(shù)據(jù)通路部分沒(méi)有翻轉(zhuǎn),功耗就會(huì)降低。”
4.2 門級(jí)電路
1.門控時(shí)鐘技術(shù):芯片工作時(shí),很大一部分功耗是由于時(shí)鐘網(wǎng)絡(luò)的翻轉(zhuǎn)消耗的,控技術(shù)基本原理就是通過(guò)關(guān)閉芯片上暫時(shí)用不到的功能和它的時(shí)鐘,從而實(shí)現(xiàn)節(jié)省電流消耗的目的,門控時(shí)鐘對(duì)翻轉(zhuǎn)功耗和內(nèi)部功耗的抑制作用最強(qiáng),是低功耗設(shè)計(jì)中的一種最有效的方法。
2.多電壓供電
3.多閾值電壓
根據(jù)多閾值電壓?jiǎn)卧奶攸c(diǎn),為了滿足時(shí)序的要求,關(guān)鍵路徑中使用低閾值電壓的單元(low Vt cells),以減少單元門的延遲,改善路徑的時(shí)序。而為了減少靜態(tài)功耗,在非關(guān)鍵路徑中使用高閾值電壓的單元(high Vt cells),以降低靜態(tài)功耗。因此,使用多閾值電壓的工藝庫(kù),我們可以設(shè)計(jì)出低靜態(tài)功耗和高性能的設(shè)計(jì)。
4.動(dòng)態(tài)電壓調(diào)節(jié)
5.動(dòng)態(tài)頻率調(diào)節(jié)
審核編輯:劉清
-
NMOS
+關(guān)注
關(guān)注
3文章
357瀏覽量
35408 -
靜態(tài)功耗
+關(guān)注
關(guān)注
0文章
18瀏覽量
9057 -
CMOS電路
+關(guān)注
關(guān)注
0文章
49瀏覽量
11782 -
VDD
+關(guān)注
關(guān)注
1文章
316瀏覽量
34845 -
電容充放電
+關(guān)注
關(guān)注
0文章
94瀏覽量
6040
原文標(biāo)題:靜態(tài)功耗和動(dòng)態(tài)功耗
文章出處:【微信號(hào):gh_9d70b445f494,微信公眾號(hào):FPGA設(shè)計(jì)論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
動(dòng)態(tài)時(shí)鐘配置下的SoC低功耗管理詳解

CMOS數(shù)字電路靜態(tài)時(shí)動(dòng)態(tài)功耗大的原因
低功耗設(shè)計(jì)相關(guān)資料推薦
淺析CMOS集成電路的動(dòng)態(tài)功耗
深亞微米集成電路靜態(tài)功耗的優(yōu)化
深亞微米集成電路靜態(tài)功耗的優(yōu)化
靜態(tài)和動(dòng)態(tài)功耗的定義
FPGA系統(tǒng)設(shè)計(jì)的靜態(tài)功耗和動(dòng)態(tài)功耗分析與進(jìn)行仿真建模

低功耗技術(shù)(一)動(dòng)態(tài)功耗與靜態(tài)功耗

cmos門電路靜態(tài)功耗怎么算,cmos靜態(tài)功耗影響因素

cmos動(dòng)態(tài)功耗公式,cmos動(dòng)態(tài)功耗和哪些電路參數(shù)有關(guān)

評(píng)論