據(jù)日經(jīng) xTECH報(bào)道，東京時(shí)間4月7日，鎧俠CTO宮島英史在71屆日本應(yīng)用物理學(xué)會(huì)春季學(xué)術(shù)演講會(huì)上表示，公司計(jì)劃于2030至2031年間推出1000層的3D NAND閃存芯片，與此同時(shí)，他們也對(duì)存儲(chǔ)級(jí)內(nèi)存（SCM）部門進(jìn)行了重大調(diào)整。

目前，鎧俠和西部數(shù)據(jù)共同研發(fā)NAND閃存技術(shù)，他們最杰出的作品便是218層堆疊的BICS8 3D閃存，這項(xiàng)產(chǎn)品能達(dá)到的傳輸速度高達(dá)3200MT/s。

韓國三星作為另一大NAND廠商，早在去年就已經(jīng)在技術(shù)日上透露，預(yù)計(jì)在2030年推出超過1000層的3D NAND閃存。

然而，想要實(shí)現(xiàn)更高的堆疊層次并非易事，尤其是在進(jìn)行垂直通道刻蝕時(shí)會(huì)遇到挑戰(zhàn)。隨著工藝要求一步步提高，蝕刻深寬比的難度也在增加，但這不僅需要極高的技術(shù)水平，更需要付出巨大的成本。

為了解決這些問題，鎧俠在BICS8中采用了獨(dú)特的雙堆棧工藝，這樣可以分別完成兩座NAND堆棧的垂直通道刻蝕，從而減輕了單項(xiàng)目前滿足1小時(shí)蝕刻需求所需的工作強(qiáng)度和成本壓力。雖然如此，未來千層堆疊的NAND閃存有可能包含多個(gè)NAND堆棧。

另外，宮島英史認(rèn)為，盡管鎧俠在同時(shí)經(jīng)營NAND和DRAM方面具有多元化的優(yōu)勢(shì)，但相較于其他競(jìng)爭(zhēng)對(duì)手他們?nèi)暂^為依賴NAND技術(shù)，因此他們擬發(fā)展包括SCM在內(nèi)的多種新型存儲(chǔ)產(chǎn)品以提升競(jìng)爭(zhēng)力。他解釋說，在AI盛行的當(dāng)下，DRAM和NAND之間的性能差異已經(jīng)越來越明顯，而SCM正好可以填補(bǔ)這個(gè)空缺。

今年4月1日，鎧俠將原有的“存儲(chǔ)器技術(shù)研究實(shí)驗(yàn)室”重組成了專注于新型存儲(chǔ)研究的“先進(jìn)技術(shù)研究實(shí)驗(yàn)室”。新實(shí)驗(yàn)室將重點(diǎn)研究MRAM、FeRAM、ReRAM等各種新型內(nèi)存方案。據(jù)了解，鎧俠已在XL-FLASH閃存方案上投入大量精力，最近更是推出了第二代XL-FLASH閃存，支持MLC模式。