Efinity編譯生成文件使用指導
（1）查看綜合后的原語
在outflow .map是網表對FPGA資源的映射。比如gbuf,dspt等原語的是怎樣適配的，可以從這里找到。下面是一個乘加在原語上的映射情況。
（2）latch的檢查
如果使用了latch，在.map.out文件中會有提示：
WARNING:latchinferredfornet'c'(VERI-2580)WARNING:latchinferredfornet'o[1]'(VERI-2580)
latch警告，efinity會用Lut來實現latch效果，而且會非常占用LUT，所以要盡量避免使用它。
（3）編譯告警信息列表
在outflow 文件夾中會生成一個EFX.warn.log文件。當我們遇到程序運行異常或者模塊被優化時，可以查看該文件的指示信息。
（4）布線資源使用情況。
xxx.map.rpt文件
各個模塊布局布線后的資源使用情況 。
（5）時序約束生效檢查
在編譯完成后outflow文件夾<項目名>.place.out搜索“SDC”關鍵字可以查看相關的SDC約束是否被軟件忽略。
例如：由于添加了set_false_path之后時序問題依然存在，我就搜索sdc：56，因為我的約束在56行，發現了下面的提示。
WARNING : [SDC D:/FPGA_Prj/03_Ti60F225_DemoBoard/Prj_demo/13_carrychin_demo/carrychain/carrychain_prj_v2/carrychain_prj.pt.sdc:56] Unable to run 'set_false_path' constraint due to warnings found
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
FPGA
+關注
關注
1630文章
21802瀏覽量
606390 -
編譯
+關注
關注
0文章
662瀏覽量
33071
發布評論請先 登錄
相關推薦
MX生成文件touchGFX無法成功編譯是哪里出了問題？
1、MX生成文件時，toolchian工具選擇keil且touchGFX選擇高版本時，生成文件可以成功在touchGFX不可以成功編譯。
2、toolchian工具選擇IDE且touchGFX選擇
發表于 03-13 07:40
IP核生成文件：XilinxAltera
IP核生成文件：XilinxAlteraIP 核生成文件：（Xilinx/Altera同） IP 核生成器生成ip 后有兩個文件對我們比較有
發表于 08-12 12:21
請求大神指導 keil怎么編譯多個C文件生成HEX文件
本帖最后由 wql570wql 于 2015-1-4 23:35 編輯
keil怎么編譯多個C文件生成HEX文件請求大神指導 ，不勝感
發表于 01-04 23:34
白夜班生成文件夾
班。~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~PS:兩年前我寫過一個白夜班生成文件了，用了兩年/(ㄒoㄒ)/~~，忽然存在重大BUG現已將BUG補好，特發討論，動動小腦筋····
發表于 03-10 22:18
新手求助makefile交叉編譯生成文件不能移植到板子上運行咋辦
交叉編譯生成文件用 arm-fsl-linux-gnueabi-gcc 生成 a.out在板子上能正常執行，命令如：arm-fsl-linux-gnueabi-gcc helloworld.c
發表于 12-02 07:16
IP核生成文件
IP核生成器生成ip后有兩個文件對我們比較有用，假設生成了一個asyn_fifo的核，則asyn_fifo.veo給出了例化該核方式（或者在Edit－>Language Templat
發表于 07-21 16:42
?0次下載
Efinity編譯生成文件使用指導-v1
接上篇： （6）查看Unassigned Core Pins。 在placement下面的palce.rpt文件中搜索 Unassigned C ore Pins就可以看到。它說明這些管腳沒有用于內部連接。 大家可以點擊這個鏈接查看上文 Efinity
工商網監
評論